ADPLL里divider的设计

vlsinaresh · 发表于 2016-3-11 01:23:09

fsdfsdfsdfsdfsdfsdf

hughhuang · 发表于 2016-3-11 14:05:36

谢谢分享

fwutsairlin · 发表于 2016-6-25 08:46:16

THANK YOU

hughhuang · 发表于 2016-6-25 10:46:24

不知道你的问题解决没有。我觉得你老板的意思是让你做一个2级分频器，第一级1：2，第二级是1：16的同步分频器，如果你速度并没有很高的话（比如我做的就是65nm工艺，将1G的时钟同步分频为1：16），可以考虑同步的JK触发器分频器结构，这个很常见，你查一查就好了。

julyworld · 发表于 2016-9-16 18:03:30

haodongxio !!!!louzhuhaoren!

macro_man · 发表于 2016-11-26 12:52:26

看看，多谢

gubels · 发表于 2020-9-28 11:20:30

jamesccp 发表于 2014-12-3 17:24
看看这篇paper
除2/3的电路很容易搜

Nice one

[求助] ADPLL里divider的设计