ADPLL里divider的设计

A_serendipity · 发表于 2014-11-27 11:14:36

您需要登录才可以下载或查看，没有账号？注册

x

想设计一个ADPLL的32:1的divider。以前是用TSPC设计的5级2:1的divider，老板现在想让改成两级的divider。但是我做文献调研发现像32:1这种2的整数次方的divider，大家都是cascade 2:1的divider。求大神指点。

jamesccp · 发表于 2014-11-27 16:32:32

先 TSPC做 2/3 双模，然后再做成 32 ，FF 输出，这样噪声比较小

A_serendipity · 发表于 2014-11-28 00:06:51

回复 2# jamesccp

谢谢

miss_u_2 · 发表于 2014-11-28 01:27:08

回复 2# jamesccp

可以具体解释一下吗，没太看懂

jamesccp · 发表于 2014-11-28 17:33:57

回复 4# miss_u_2

除法器会引入噪声，5级则是 5级噪声累加。

A_serendipity · 发表于 2014-11-29 00:04:50

回复 4# miss_u_2

我现在就是想设计32:1的divider，不知该分几级设计。

miss_u_2 · 发表于 2014-11-30 13:35:38

回复 5# jamesccp 双模优化噪声？

有没有什么详细的分析可以参考？谢谢

A_serendipity · 发表于 2014-11-30 16:33:52

回复 2# jamesccp

prescaler是用在frequency synthesizer里面的吧？我这个是用在serdes的PLL里面的divider，也需要吗？

jamesccp · 发表于 2014-12-3 17:24:08

看看这篇paper
除2/3的电路很容易搜

jyhking · 发表于 2015-6-24 10:14:07

看看不错

[求助] ADPLL里divider的设计