在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: axlrose2138

[资料] smic18 CDL 转 Schem 的device map及finger width 的skill(11月26日又加上新方法)

[复制链接]
发表于 2024-3-21 17:12:38 | 显示全部楼层
参数成功修改进去了,但是非常奇怪,Q进去的参数是正确的(和SPICE网表一致,TSMC的文件),但是外面GUI图像显示还是默认的最小尺寸,表里不一,不知道该怎么办了
发表于 2024-3-21 17:14:13 | 显示全部楼层


ltg960330 发表于 2022-1-18 21:40
您好!我也是这样的情况,请问您解决了吗?


+1同样的问题
发表于 2024-3-26 17:05:14 | 显示全部楼层
感谢分享
发表于 2024-5-29 15:38:04 | 显示全部楼层
我的管子尺寸数字是对的,但是单位是米,如何设置成um?
发表于 2024-8-9 19:58:01 | 显示全部楼层
感谢分享!
发表于 2024-9-7 19:46:44 | 显示全部楼层
谢谢分享
发表于 2024-12-14 17:02:27 | 显示全部楼层
cell mapping 的作用有点像是文件操作中的替换操作,它的作用就是将识别到的用标准单元写的nfet这种元件用映射到相应工艺库中的器件上去。这一步映射可以直接对文件进行操作,个人觉得virtuoso设计的这种方式用起来并不是很顺手。
有些spice文件其实已经映射完了,就不用自己去手动做这个操作。直接导进去就好了。如果没有的话可以新建一个包含标准单元库元件的电路,导出spice网表,然后照着网表改CDL 这样子我觉得更好。尤其是BCD工艺,端口很多的时候。
发表于 2024-12-26 11:13:48 | 显示全部楼层
谢谢分享
发表于 2025-1-13 19:51:57 | 显示全部楼层
感谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-2 03:54 , Processed in 0.024411 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表