在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: axlrose2138

[资料] smic18 CDL 转 Schem 的device map及finger width 的skill(11月26日又加上新方法)

[复制链接]
发表于 2020-5-11 17:10:16 | 显示全部楼层
本帖最后由 cjycj 于 2020-5-11 17:13 编辑


silencez1 发表于 2019-9-29 17:07
UMC110um工艺下
如果一个INV的PMOS的长度为40um,怎么能让他等比例缩小,想让他由五个INV构成,增加个数, ...




发表于 2020-5-29 16:40:31 | 显示全部楼层
学习了,谢谢分享
发表于 2020-7-10 11:30:17 | 显示全部楼层
为何我输入这个perl脚本之后,跑出来的网表没变化啊,fw没有加上去。原因是啥呢??大佬
发表于 2020-8-20 12:24:40 | 显示全部楼层
楼主太强了,解决了我的问题,还贴心地给脚本写了注释
发表于 2020-8-20 18:18:42 | 显示全部楼层
好资料
发表于 2020-9-24 15:01:42 | 显示全部楼层
顶。。。顶。。。谢谢楼主
发表于 2020-12-5 16:12:25 | 显示全部楼层
你好,我现在想把cdl导出shematic,但是cdl文件里有关于电阻的pcell subckt,导的时候就会出现error。想问下这个应该怎么解决?
发表于 2021-2-1 10:07:48 | 显示全部楼层
学习了,谢谢分享
发表于 2021-3-16 08:36:51 | 显示全部楼层
tahnks for sharing
发表于 2021-8-1 16:25:18 | 显示全部楼层
为什么我用你的方法,两种都没成功后
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 01:59 , Processed in 0.020982 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表