在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: dkslc

[求助] encounter图形界面之后get_propagated_clock得到的时钟是ideal的

[复制链接]
发表于 2015-9-8 07:28:19 | 显示全部楼层
回复 5# dkslc


    timingDesign之后查看报告,看clock network上的cell delay是不上0,如果是0的话就是ideal,如果不是0的话就是propagated的,在做完CTS之后一定要用set_propagated_clock [all_clock] 进行声明一下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 06:30 , Processed in 0.011472 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表