靠谱内推职位，快快看起！！！

沪上小白

靠谱内推职位（工作地上海），有意向的小伙伴们可加QQ：1247070482或将简历直接发送到QQ邮箱哟，快来快来吧！！

ASIC设计工程师
•        学      历： 硕士
•        工作内容：1、参与手机基带系统的架构设计和SOC系统设计
2、参与通信物理层设计；
3、独立完成模块级结构设计，RTL实现以及相关验证工作；
4、参与FPGA系统调试；
5、参与芯片设计整个流程。
•        任职资格： 1、电子，通信或计算机硕士及以上学历；
2、2年以上相关工作经验，至少一次成功流片经验；
3、深入理解ASIC 设计流程,较强RTL设计经验；
4、对通信及多媒体标准有一定的了解；
5、较强的英文读写能力及团队协作精神；
6、具备以下任一经验者尤佳：了解4G手机通信协议，熟悉SOC及系统架构，熟悉低功耗设计，熟悉芯片DFT流程。

ASIC验证工程师-上海
•        学      历： 硕士
•        工作内容： 1、根据 Design SPEC 制定验证计划；
2、搭建模块及系统级验证平台；
3、开发设计验证模型 （BFM，TLM等）；
4、产生测试向量，跟踪测试需求；
5、根据验证计划，按时完成验证任务。
•        任职资格： 1、电子或计算机硕士及以上学历；
2、2年以上相关工作经验，至少一次成功流片经验；
3、深入理解 ASIC 设计流程，对 VMM/OVM/UVM 等验证方法学有较深的理解；
4、熟悉 ARM/DSP core 和 AMBA AHB/AXI 总线协议，各种标准外设（I2C，UART，USB等）接口协议；
5、熟练使用 verilog / system verilog 和脚本语言（Python，Perl，Shell，TCL 等），独立搭建模块及系统级验证平台；
6、较强的英文读写能力及团队协作精神。


ASIC设计工程师(ISP方向)-上海
•        学      历： 硕士
•        工作内容： 1.参与终端芯片多媒体系统的架构设计及算法评估
2.独立完成模块级结构设计，RTL实现以及相关验证工作；
3.参与FPGA系统调试；
4.参与芯片设计整个流程。
•        任职资格： 1、电子，通信或计算机硕士及以上学历；
2、2年以上ISP或其他多媒体相关前端设计经验，至少一次成功流片经验；
3、深入理解ASIC 设计流程,较强的RTL设计经验；
4、对通信及多媒体标准有一定的了解；
5、较强的英文读写能力及团队协作精神；
6. 具备以下任一经验者尤佳：熟悉SOC及系统架构，熟悉低功耗设计，熟悉芯片DFT流程。

数字电路设计工程师（ASIC）
•        学      历： 本科
•        工作内容： 1.Responsible for module design and chip integration in low-power wireless communications chips.
2.Responsible for module and chip verification.
3.Also responsible for module-level lint checking, timing checking and formal verification.
•        任职资格： 1.Proficiency in logic design, verification, synthesis and testing.
2.Proficiency in Verilog and its simulation environment.
3.Experience with low-power design.
4.Good knowledge of SOC design.
5.Experience in wireless communication or multimedia technologies is a plus.
6.Experience in ARM and AMBA design is a plus.
7.Experience in C_SHELL, TCL or PERL is a plus.
8.Experience in UVM, OVM or VMM is a plus.
9.Self-motivated and good team player.

数字电路设计工程师(FPGA原型验证)
•        学      历： 本科
•        工作内容： "FPGA-based Prototpying,
(1) Be responsible for porting SoC design into FPGA including doing partition into multiple FPGAs for large SoC design, perform FPGA implementation, i.e. RTL coding/change, simulation, synthesis, P&R.
(2) Work closely with the ASIC team & SW/HW team to support the FPGA verification for SoC design before tapeout and software development on FPGA till silicon come back.
(3) Define FPGA prototyping HW system, support the HW team on board design and bring-up of HW board.
•        任职资格： (1) BS degree and above in EE or related majors.
(2) A minimum of 2 years industry experience in prototyping based on Xilinx or Altera device, especially Xilinx V6 & V7, Altera S4.
This means he/she has hands-on-experience in Verilog/VHDL design, simulation and FPGA implementation. Experience on doing FPGA partition for large ASIC/SoC design and achieving high frequency performance for complex and large design will be a big plus.
(3) Has strong ability of debugging and problem solving, independent work ,and self-learning.
(4) Proficiency in using lab equipments & tools, eg. Logic Analyzer, Oscilloscope.
(5) The following knowledge and skill will be plus factors.
* Experience with scripting languages like Perl, TCL C-shell.
* Familiar with SOC architecture, internal bus and the interfaces of some peripheral devices. Familiar with ARM or DSP structure.
* Knowledge of SoC design & verification methodology.
* Hardware experience, especially experience in complex HW system development based on FPGA.
* Experience with ARM-based SoC programming and debug tools.


ASIC设计工程师-混合信号处理方向
•        学      历： 硕士
•        工作内容： 1、参与手机RF系统的架构设计；
2、负责RF数字部分的模块设计和混合信号接口设计；
3、独立完成模块级结构设计，RTL实现，Verilog建模以及相关验证工作；
4、参与FPGA系统调试和RF功能性能实验室测试和场测；
5、参与芯片设计整个流程。
•        任职资格： 1、电子，通信或计算机硕士及以上学历；
2、3年以上相关工作经验，至少一次成功流片经验；
3、深入理解ASIC 设计流程,较强RTL设计经验；
4、对通信标准（GSM/GPRS/WCDMA/TD-SCDMA/LTE/WiFi/BT/FM/GPS其中之一或多项）有一定的了解；
5、有一定的脚本能力，如Perl；
6、较强的英文读写能力及团队协作精神；
7、具备以下任一经验者尤佳：熟悉SOC及RF系统架构，熟悉低功耗设计，熟悉芯片DFT流程，熟悉SOC timing signoff流程，参与过RF calibration算法和实现设计；

Senior SOC Integration Engineer
•        学      历： 本科
•        工作内容： 1. Participate in the SOC implementation, which covers from logical design, top integration to physical implementation.
2. Participate in the research of Design Methodology and tool development to improve automation and productivity.
•        任职资格： 1. major in CS (prefered), EE or related, Master Degree with 3 years or Bachelor with 5 years working experiences
2. good programming skill with one or more languages (e.g. tcl, perl , python, c/c++, etc) in unix/linux and a strong desire to automate flow
3. experience in ASIC design (digital design, Front-end)
4. experience in any ASIC flow and/or EDA tools (Spyglass,DesignCompiler,Primetime,ICC/Encounter etc.) is a plus
5. Be eager to learn new knowledge
6. Good communication skills and be able to work both independently and in a team


数字集成电路设计主管工程师（ASIC）
•        学      历： 本科
•        工作内容： 根据DE提供的RTL,release符合要求的网表文件以及相应的约束文件,并且协助PR team timing signoff.
具体工作包括 synthesis, DFT, formal check，low power check, SDC generation, STA signoff.
•        任职资格： 电子工程,微电子，半导体以及相关领域的本科/硕士/博士。
需要5年以上工作经验
* Proficiency in all following technology: logic synthesis ,DFT,formal check and STA
* Proficiency in related EDA tools.
* Proficiency in Verilog language.
* Experience with logic design and simulation.
* Experience with 40nm or 28nm process is a plus.
* Good knowledge of SOC design is a plus.
* Self-motivated and good team player.

Senior Architecture Engineer （ASIC）
•        学      历： 硕士
•        工作内容： ASIC Architecture Exploration and optimization， ESL modeling
•        任职资格： 1. 硕士及以上学历，具有芯片成功流片经历
2. ASIC芯片设计五年以上经验，熟悉基于ARM&DSP的手机芯片系统架构以及AXI总线协议等
3. 具有芯片系统架构分析和优化经验，包括片上系统互联效率分析，芯片功耗以及DDR总线吞吐率优化
4. 具有基于Synopsys PA的ESL实际应用经验，并经芯片成功验证