在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1985|回复: 1

[求助] RC(RTL Compiler)怎样设置bc_wc时序分析

[复制链接]
发表于 2014-11-10 11:02:03 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Cadence RC里怎样设置bc_wc时序分析?
类似dc的set_operating_condition -analysis_type bc_wc -max ... -min ...
 楼主| 发表于 2014-11-14 09:17:08 | 显示全部楼层
本帖最后由 chenfengrugao 于 2014-11-14 09:20 编辑

看起来不支持这个功能。

dc::set_operating_conditions
-analysis_type string
                            The only accepted value is single. This indicated that only one
                            operating condition is to be used.
-min_library string
                            Specifies the library under which the the operating condition is
                            present for hold analysis. Hold analysis is not supported by RTL
            Compiler, but the value is written out by write_sdc.

另外,rc_ta.pdf里只有multi-mode Timing analysis,却只字未提multi-corner。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-24 13:07 , Processed in 0.021937 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表