在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3106|回复: 1

[求助] modelsim 10.2b仿真,VHDL 中用debussy dump 出现NovasProc File: Foreign错误的问题

[复制链接]
发表于 2014-11-5 23:21:47 | 显示全部楼层 |阅读模式
200资产
按照论坛的中的帖子,modelsim10.2b, debussy 5.4, 在vhdl中dump fsdb。有一个使能信号,无效(0)时,dump正常,使能信号有效(1)时,立即出错。

如果使能信号写死为有效值,仿真开始即停止,显示:
# ** Fatal: (SIGSEGV) Bad handle or reference.
#    Time: 242 ns  Iteration: 10  Foreign Process: /bench_harness_vhdl/NovasProc File: Foreign
# Fatal error at an unknown location


如果开始 使能信号无效,仿真dump都正常,稍后在modelsim里用force 把 使能信号置1,仿真停止,显示:

# ** Fatal: (SIGSEGV) Bad handle or reference.
#    Time: 120794 ns  Iteration: 10  Foreign Process: /bench_harness_vhdl/NovasProc File: Foreign
# Fatal error at q:/eda/altera/q12.1sp1/quartus/eda/sim_lib/cycloneiv_hssi_atoms.vhd line 85037
#
# HDL call sequence:
# Stopped at q:/eda/altera/q12.1sp1/quartus/eda/sim_lib/cycloneiv_hssi_atoms.vhd 85037 Process line__85030
#

发表于 2014-11-13 20:08:01 | 显示全部楼层
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 14:49 , Processed in 0.013094 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表