在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 10172|回复: 35

[资料] 爱上FPGA开发——特权和你一起学NIOS2

[复制链接]
发表于 2014-10-16 00:05:42 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 bzqian 于 2014-10-16 19:39 编辑

3494235jLsmp0_b.jpg

爱上FPGA开发——特权和你一起学NIOS2

卷首语 真理必叫你们得以自由

第一章   海阔天空聊概念

    1.1 CPU之软核与硬核

    1.2 SOPC是什么

    1.3 NIOS2的优势

第二章   开发流程

    2.1 流程

    2.2 执行流程的必要性

    2.3 SOPC开发的流程

第三章   流程实践案例——手把手第一个工程

    3.1 硬件平台

    3.2 软件平台

    3.3 手把手硬件工程

        3.3.1 新建Quartus II工程

3.3.2 SOPC Builder配置

        3.3.3 例化NIOS2工程

3.3.4 分配管脚与编译下载

    3.4 手把手软件工程

        3.4.1 新建软件模板工程

        3.4.2 设置软件编译属性

        3.4.3 软件编译和下载

第四章   实战演练之存储控制器

    4.1 嵌入式存储系统

    4.2 基于FPGA的嵌入式存储解决方案

        4.2.1 片内存储器

        4.2.2 外部SRAM

        4.2.3 Flash

        4.2.4 SDRAM

    4.3 第二个SOPC系统准备工作

    4.4 SDRAM控制器组件添加与配置

    4.5 EPCS控制器组件添加与配置

    4.6 PLL组件添加与配置

    4.7 其它SOPC Builder配置

    4.8 编辑顶层文件与管脚分配

    4.9 软件工程调试与下载

第五章   实战演练之时序收敛

    5.1 时序设计四部曲

    5.2 一部曲——时序分析

5.2.1系统内部时钟时序分析

        5.2.2 SDRAM接口时序分析

    5.3 二部曲——时序约束

5.3.1 全局时钟约束

        5.3.2 IO接口约束之virtual clock生成与约束

        5.3.3 IO接口约束之理论推导

        5.3.4 IO接口约束之output delay约束

        5.3.5 IO接口约束之input delay约束

        5.3.6 SDRAM时钟频率与相移更改

    5.4 三部曲——时序报告

        5.4.1寻找PLL相移值

        5.4.2 查看关键路径

    5.5 四部曲——时序收敛

    5.6 时序最优化

第六章   实战演练之玩转NIOS2

    6.1 第三个SOPC系统硬件架构

6.1.1 添加新组件

        6.1.2例化新系统与管脚分配

6.1.3 时序约束与收敛

    6.2 熟悉NIOS EDS软件开发平台

6.2.1 加载和关闭工程

        6.2.2 新建工程

    6.3 软件例程1——蜂鸣器实验

    6.4 软件例程2——流水灯实验

    6.5 软件例程3——数码管定时器实验

    6.6 软件例程4——串口收发实验

    6.7 软件例程5——看门狗定时器实验

    6.8 软件例程6——按键中断实验

    6.9 软件例程7——SD卡SPI通讯实验

第七章   实战演练之自定义外设组件

    7.1 总线

        7.1.1 Avalon-MM总线

        7.1.2 Avalon-ST总线

    7.2 Avalon组件集成之TLC549

7.2.1 准备工作

        7.2.2 模块源码设计

        7.2.3 组件封装

        7.2.4 集成新组件到系统中

        7.2.5 工程例化与编译

        7.2.6 软件调试

    7.3 Avalon组件集成之DAC5571

7.3.1 模块源码设计

        7.3.2 组件封装

        7.3.3 集成新组件到系统中

        7.3.4 工程例化与编译

        7.3.5 软件调试

第八章   实战演练之USB通信

    8.1 硬件系统架构

8.1.1 CH376芯片概述

        8.1.2 准备工作

        8.1.3 集成组件

        8.1.4 工程例化与管脚分配

        8.1.5 编译与时序收敛

    8.2 软件编程

8.2.1 数据/指令读写

        8.2.2 指令功能描述

        8.2.3 芯片寄存器读写测试

        8.2.4 作为USB从机与PC连调

        8.2.5 U盘扇区读写操作

        8.2.6基于U盘的TXT文本创建

        8.2.7 基于U盘的AD采集数据存储

     8.3 改进的CH376并口控制方式

第九章   实战演练之显示控制器DIY

    9.1 液晶驱动组件设计

9.1.1 LCD显示驱动模块

        9.1.2 自定义外设模块

    9.2 SOPC系统硬件架构

9.2.1 准备工作

        9.2.2 集成组件

        9.2.3 工程例化与管脚分配

        9.2.4 编译与时序收敛

    9.3 图片取模配置

    9.4 软件程序

    9.5 串口下发板级测试

第十章   网络杂文

    10.1 设计资源最大化

10.1.1 何谓设计资源?

        10.1.2 设计资源就在您身边

10.1.3 设计资源的案例

        10.1.4 设计资源,无处不在

        10.1.5 总结——积攒设计资源

        10.1.6 设计思想,来源于生活

        10.1.7 结束语

    10.2 2010——成长,在路上

    10.3 好书从比喻开始

爱上FPGA开发特权和你一起学NIOS2.part1.rar

14 MB, 下载次数: 1202 , 下载积分: 资产 -5 信元, 下载支出 5 信元

爱上FPGA开发特权和你一起学NIOS2.part2.rar

14 MB, 下载次数: 838 , 下载积分: 资产 -5 信元, 下载支出 5 信元

爱上FPGA开发特权和你一起学NIOS2.part3.rar

5.48 MB, 下载次数: 1500 , 下载积分: 资产 -3 信元, 下载支出 3 信元

发表于 2014-10-16 10:28:35 | 显示全部楼层
douaishangliao
发表于 2014-10-16 13:04:44 | 显示全部楼层
1 3有问题
发表于 2014-10-16 15:05:23 | 显示全部楼层
不错。。。。
发表于 2014-10-16 16:30:29 | 显示全部楼层
下下来  解压不了啊
发表于 2014-10-16 17:45:38 | 显示全部楼层
有问题,大家不用下了
 楼主| 发表于 2014-10-16 19:37:47 | 显示全部楼层
由于发帖仓促,造成附件上传有问题,给各位带来不便,我深感歉意。我重新发一个可以用的。
 楼主| 发表于 2014-10-16 21:42:18 | 显示全部楼层

RE: 爱上FPGA开发——特权和你一起学NIOS2

本帖附件有问题,各位不要下载
发表于 2014-10-17 10:08:42 | 显示全部楼层
现在附件还是有问题的,管理员能否关掉这个帖子啊?:
发表于 2014-10-17 15:44:23 | 显示全部楼层
it's perfect!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 12:45 , Processed in 0.033327 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表