如果LDMOS栅极不能耐高压，输出级改如何设计？

neonato · 发表于 2021-5-20 16:29:26

跳沿转脉冲，接着用脉冲驱动电流镜式的level-shifter

alex_2012 · 发表于 2021-8-5 10:13:26

感谢发文

demonhunter · 发表于 2021-8-5 10:31:32

Thanks.

ahui20121001 · 发表于 2021-12-19 08:43:32

多谢

floatice · 发表于 2022-4-17 09:39:38

have na look

MicroEpzc · 发表于 2022-8-2 16:00:11

peterlin2010 发表于 2014-10-3 17:58
use nmos + resistor 做 level shift , and
pmos g-s 間使用 zener protect

前辈请教下，GD之间要做保护吗？当DS互换的时候

peterlin2010 · 发表于 2022-8-5 21:36:37

MicroEpzc 发表于 2022-8-2 16:00
前辈请教下，GD之间要做保护吗？当DS互换的时候

我只做 G-s . 你看LDMOS LAYOUT D端拉很开吧 . LDMOS D, S 怎会互换?? , 这不可行吧, S和 bulk 耐压会出问题的 ,

LDMOS 还有　hi-side ldmos

一般设计来说 HV MOS 对称 GD GS 都高压, 非对称则 GD 高压 , S端因为 S-Bulk 低压

MicroEpzc · 发表于 2022-8-8 09:39:04

peterlin2010 发表于 2022-8-5 21:36
我只做 G-s . 你看LDMOS LAYOUT D端拉很开吧 . LDMOS D, S 怎会互换?? , 这不可行吧, S和 bulk ...

感谢您的回复，您说的是对的，这几天下来看了一些关于LDMOS结构的论文才有所了解，由于漏极扩散区或者同质轻掺杂区在高压耗尽才能使得GD能够承受HV，所以对于非对称结构，SD由于电平转换而对调，PN结就不是反偏耗尽了，所以反过来的DS不一定就能耐高压了。看到您说做过GS，还想请教下您这个GS怎么做驱动，怎么防止VGS、VGD过压呢？看到有种说法是用zener diode做保护，但具体的电路还不知道，目前还没找相关论文，最近在做HV的TX打码电路，有点类似全桥半桥驱动吧，想请教您一些细节或者思路，或者我该检索哪些关键字，还请您不吝赐教

MicroEpzc · 发表于 2022-8-8 09:42:19

想请教下楼主，两反相器之后，M21、M22驱动管之前的这部分逻辑设计，作用是什么呢？产生延时的驱动管gate控制？还是说让M21、M22错开导通？

peterlin2010 · 发表于 2022-8-10 07:05:44

MicroEpzc 发表于 2022-8-8 09:39
感谢您的回复，您说的是对的，这几天下来看了一些关于LDMOS结构的论文才有所了解，由于漏极扩散区或者同 ...

一般 G-S 用zener , 某些 process

MAYBE PMOS 有自带 gate clamp zener .

[求助] 如果LDMOS栅极不能耐高压，输出级改如何设计？

站长推荐 /2