在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3764|回复: 3

[求助] 请教calibre脚本

[复制链接]
发表于 2014-9-15 14:40:01 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各路大神:      有句calibre的LVS脚本看不懂,请各位大侠指教一下:
      LVS SPICE SCALE X PARAMETERS
      LVS EXACT SUBTYPES

      以上两句是检查什么的?
      为啥验证的时候屏蔽掉就能跑LVS,没屏蔽就跑不动?
      屏蔽掉能跑LVS了,可是总是报器件错。
发表于 2014-9-15 21:14:05 | 显示全部楼层
报器件错是因为电路的CDL名称和版图的名称不对应,可以这么处理:第一种是在网表抬头添加:*EQIUV (版图器件名称)=(电路器件名称),保存后再跑LVS时在input那栏别勾选重新生成网表那个选项。第二种是更改电路CDL的base名称
 楼主| 发表于 2014-9-16 08:42:29 | 显示全部楼层
回复 2# aquanwang

非常感谢这位大侠的指点,把那两条屏蔽掉后,将CDL的名称改成跟版图一样的,是可以跑过LVS了。不过,要是没把这两条屏蔽掉的话,还是不能跑LVS。
再次请教一下:屏蔽掉这两条,对LVS验证的准确性有无影响呢?(特别是对大系统而言)
因为脚本是晶圆厂给的,不懂行的不敢随意更改啊。
发表于 2014-9-17 22:17:16 | 显示全部楼层
这个是没有影响的,不过这种情况一般出现在电路的模型和版图的CELL不是一个工艺库的时候,好的CDK是不会出现这种问题的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 02:08 , Processed in 0.015253 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表