在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: magicdog

[转]几道analog面试题

[复制链接]
发表于 2011-1-5 13:40:19 | 显示全部楼层
学习一下。
发表于 2011-1-9 01:31:42 | 显示全部楼层
还好,不是很难的题
发表于 2011-1-12 16:26:51 | 显示全部楼层
先回个帖,慢慢看。
发表于 2011-1-12 22:36:50 | 显示全部楼层
謝謝大哥的分享
发表于 2011-1-18 20:48:01 | 显示全部楼层
是该好好看书,把基础打好。。。
发表于 2011-1-19 17:04:16 | 显示全部楼层
好贴,给了我再看几遍razavi的动力。。。
发表于 2011-1-20 19:35:26 | 显示全部楼层
hao a xiexie a
发表于 2011-1-22 17:27:33 | 显示全部楼层
看了之后,受益匪浅,最近我在投简历,跳槽。发现运放问的最多的是噪声和稳定性(补偿),我说我做过LDO。他们就问我LDO的补偿,DCDC的环路特性等。整理一下不是很懂的:
1.两级运放随着输出电流增加,极点怎么移动?
2.运放的PSRR如何?受什么影响,怎么提高?
3.DCDC环路特性?
望达人指点!
发表于 2011-1-28 02:26:51 | 显示全部楼层
这些答案其实在拉扎维的书上都可以找到
哎,当年灿叔上课的时候没有好好的听,认真的学
现在想来,追悔莫及啊
magicdog回答的很好,令人佩服
补充一点个人的观点:
第4问:主极点内移是由于MILLER EFFECT,第二极点外移是因为
MILLER电容和输出管形成了一条高频通路,在高频时降低了输出
节点的阻抗,当然极点也会相应的往高频方向移动!
第5问:1/f噪声主要是MOS管栅氧化层与沟道(硅)的界面处的悬挂键,以及杂质/掺杂离子等引起的,记得以前做MOS C-V实验画低频/高频曲线,就是奇怪/诡异的曲线产生,
PMOS由于是Buried channel,而且it's carrier is hole instead of electron,所以噪声会小一点吧(也许是因为空穴有效质量比电子大一点吧,不易被干扰,这是我猜的 )
第6问:我觉得OFFSET失调电压主要是由于输入管的Vth失调导致的,
一般MOS的Vos在几mV很正常,还有就是可能电流镜的误差,器件的失配,干扰源的位置
等等,反正Layout时要对称对称再对称!
发表于 2011-2-11 11:52:49 | 显示全部楼层
怒顶好贴!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 23:39 , Processed in 0.021591 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表