[转]几道analog面试题

guetic · 发表于 2011-3-5 11:12:53

noise是否重要要看公司的产品方向，如果是公司产品是小信号处理领域的，那自然会多问一些噪声的问题，其实这些东西都是小case，就算你当时不会，看看书，全都会了，以前准备面试的时候，看了很多噪声的资料，结果什么都没用上，哈哈哈，人家根本就不给我面试的机会，个人认为baker的书对噪声讲的很详细。现在做电源管理了，基本上不关注噪声。第一道题在sansen的书中有详细的论述，第二道题要看情况，如果前后两级的偏置电流一样，自然是第二级的增益大，因为差分输入的gm只有第二级的一半，设计时，还是要看运放的性能指标要求如何，比如负载电容是多大，GBW要求多大等，如果对噪声有要求，那就把第一级做大，这样等效到输入端的噪声就会小。第三道题，负载电容够大的话主极点是第二级，次极点是第一级输出端，第一级输出端的寄生电容比较小，这个问题可以参考sansen的书，有详细的解释。第四道题，极点分裂主要是由miller补偿电容引入的前馈通道形成的，前馈通道使得第二级的MOS管在高频时形成了二极管连接，输出电阻变成1/gm，因此极点就被抬高了，我们做电路一定要记住，任何器件都是有频率特性的，电容在某个频率下是会导通的，因此miller补偿电容还引入了一个零点，形象的讲就是信号经过电容到输出端和信号经过MOS管到达输出端相互抵消了，于是形成了一个零点。如果只会公式，人家会认为你只是看了皮毛，并没有深入的体会电路是如何工作的，如果能够形象的电路如何工作给描述出来，我想你的水平比国内很多面试你的人都要高，记住电路是活的。第五道题，我只知道在版图中，PMOS是做在NWELL中的而且加保护环的，NWELL和保护环可以将噪声隔离，NMOS是在衬底中，衬底和GND是连在一起的，所以地线上的干扰会豪不留情的传递给NMOS，降低噪声，要增大gm，等效关系使然。第六道题，输入端的offset是关键，第一级的输出也存在，因为OTA的结构决定了在第一级输出点是不对称的，除非使用全差分，输入端的offset由多种因素导致，版图和阈值电压都有影响，如何降低offset我只知道要从版图上入手，做好匹配是关键，剩下的就交给老天来决定，offset的等效和噪声比较类似，razavi的书后面有关offset的一章有推导。