设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › verilog教程+maxplus使用仿真 (免费)

1 2 345 / 5 页下一页

返回列表发新帖

楼主: system2008

verilog教程+maxplus使用仿真 (免费)

发表于 2009-12-10 18:25:46 | 显示全部楼层

相当错啊，下来看看！！！

回复支持反对

使用道具举报

发表于 2009-12-10 23:22:54 | 显示全部楼层

谢谢楼主共享！！！！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-1-14 17:39:26 | 显示全部楼层

好东西，谢谢诶

回复支持反对

使用道具举报

发表于 2010-1-14 17:55:07 | 显示全部楼层

看一看

回复支持反对

使用道具举报

发表于 2010-1-14 19:18:31 | 显示全部楼层

现在还用MAXPLUS吗？

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-3-28 11:22:04 | 显示全部楼层

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-7-1 13:40:42 | 显示全部楼层

ddddddddddd

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-8-4 13:50:25 | 显示全部楼层

看看，。。。。

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-11-20 23:47:10 | 显示全部楼层

hao hao hao

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-11-29 03:52:26 | 显示全部楼层

Thanks for your sharing,
I will try my bes to study it!

回复支持反对

使用道具举报

1 2 345 / 5 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-17 05:11 , Processed in 0.018488 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表