ISE产生Memory_IP-Clocking_IP指导材料

haibaraai · 发表于 2014-8-21 13:00:22

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

用Flash单片机对FPGA进行配置的研究.pdf (254.6 KB, 下载次数: 9 )

USB_Cable Installation_Guide.pdf (1.39 MB, 下载次数: 9 )

LogiCORE_IP_Block_Memory_Generator_v7.3.pdf (6.87 MB, 下载次数: 12 )

LogiCORE_IP_Clocking_Wizard_3.6.pdf (2.8 MB, 下载次数: 12 )

在做FPGA验证时大家可能会遇到需要一个Memory或时钟分频模块，如何做呢？要知道ISE内部自带的很多IP，如Memory IP包含有单端口、双端口的等，CLK IP可以产生出你需要的任何分频（当然在软件支持的范围内）。这样会大大节省你的时间，在利用IP的同时它会产生一个只读文件.....详细可以看参考资料哦，非常实用

icwangrui · 发表于 2015-1-29 18:16:33

非常有用

fwutsairlin · 发表于 2016-4-27 16:58:35

thank for sharing

[资料] ISE产生Memory_IP-Clocking_IP指导材料

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1