DFT shadow logic 求助

zero_0

由于RAM的存在，读写RAM的信号不可观测和控制，因此对于最靠近RAM的一级触发器到RAM之间的组合逻辑，称为RAM的阴影逻辑（shadow logic），无法通过组合电路的测试方式完成。解决这个问题一般有两种方式。一种方式是在RAM外部插入测试点来提高阴影逻辑的可控制性和可观测性，由于这会影响访存RAM的性能，这种方案在该通用CPU芯片中不可取。另一种方式被采用，即对RAM建立等价功能模型，这将导致需要用测试时序电路的方式来测试阴影逻辑（即使用fast-sequential）。
对RAM进行行为建模之后，可以使用时序的测试产生算法，来针对RAM周围的shadow logic产生测试矢量。

我看到 TetraMAX 的确有 fast-sequential，但是红色字体的介绍看得一头雾水，完全不知道该怎么做，希望大神可以指条明路。