设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 差分输出放大器摆幅受输出电压敏感问题 ...

发新帖

查看: 3573|回复: 6

[求助] 差分输出放大器摆幅受输出电压敏感问题

发表于 2014-8-18 15:27:01 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 azeee 于 2014-8-18 16:25 编辑

做到共模反馈，看TRAN的时候，发现设的输出共模电平改变会影响到摆幅，影响还挺大的。就比如我输入1.65V输出电平，那么摆幅平稳，但是改到1.8V时，有半段失真。那么最坏的情况就是我只用一个电压输出，于是用工艺角SS仿真一下，发现1.65V在SS工艺角也出现半段失真的情况。具体如图

1.65tt.bmp

1.65tt.bmp

这个是1.65V输出电平，TT工艺角

1.65ss.bmp

1.65ss.bmp

这个是1.8V输出，TT工艺角

1.8tt.bmp

1.8tt.bmp

这个是1.65V输出电平，SS工艺角

它的上限电压，也就是失真电压，2.08，而我输出的共栅P管的偏置电压是1.9，按照1.9+VTH的算法，这个2.08不对，而我只要改变输出电压，上限电压就会调整到正常，但是下限电压就又拉高了。
那么这个是否是我共模反馈的问题，还是电路本身如此？

诚请教~~

放大器, 敏感问题, 影响

相关帖子

回复

发表于 2014-8-18 15:47:55 | 显示全部楼层

感觉就是输出的范围不够造成的吧。共模出现问题的话，会改变共模电平从而工作点就不对了。

EETOP创芯人才网简历投递入口

回复支持反对

楼主| 发表于 2014-8-18 16:08:18 | 显示全部楼层

回复 2# lvbenqiang123

明白了，谢谢！！也就是说想达到最大的摆幅，输出只有一个点电压。那么最大摆幅实际上要大于要求的摆幅，至少要留裕度。

回复支持反对

楼主| 发表于 2014-8-18 16:22:03 | 显示全部楼层

回复 2# lvbenqiang123

我重新仿真了一下，它的上限电压，也就是失真电压，2.08，而我输出的共栅P管的偏置电压是1.9，按照1.9+VTH的算法，这个2.08是不是不太对

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2014-8-18 16:29:42 | 显示全部楼层

直流偏执点设置好就成

EETOP创芯人才网简历投递入口

回复支持反对

楼主| 发表于 2014-8-18 16:40:05 | 显示全部楼层

本帖最后由 azeee 于 2014-8-18 16:42 编辑

回复 5# semico_ljj

直流偏置都是正常的，就是瞬态我感觉非常不正常
我再贴两个图好了
1.65tt (2).bmp

1.65tt (2).bmp

这个图是输出电压1.65.。它的上限电压是2.08左右
1.65tt.bmp

1.65tt.bmp

这个是输出电压1.69.。它的上限电压有2.2多

我上面P管电压偏置是1.9.。按照1.9+VTH，按照VTH=0.7算，应该至少有2.5以上

同样输出电压再拉高，那么输出的下限电压也会变小

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2014-8-18 22:08:57 | 显示全部楼层

回复 4# azeee

你算的我有点不明白，你dc扫描输入输出范围，plot出来结果看看就应该明了了

EETOP创芯人才网简历投递入口

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-6-2 06:41 , Processed in 0.048547 second(s), 12 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表