dc综合时可以在pad上create_clock吗？

kejiazhu

qianshun 发表于 2025-1-18 17:09
哥，我现在就遇到这个问题。我把pad和数字顶层放在一起综合，然后相当于pad作为整体的输入port（也就是说 ...

假设你的pad的库文件是准的，那么说明外接给入的信号驱动不够，transition时间太长，需要增加板级的驱动。


如果不能确定库文件是否准确，或者pad上面还挂了别的电路，那么约束最好是设置在数字顶层去close timing。然后用混合仿真的方法看下带上pad的时序，然后留足够的margin。

关键还是在于pad的库准不准，还有连接关系。因为pad上面一般会挂esd，还有可能复用，高压，所以单独的数字库不一定准。