在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: orlye

[求助] dc综合时可以在pad上create_clock吗?

[复制链接]
发表于 2025-2-19 16:29:42 | 显示全部楼层


qianshun 发表于 2025-1-18 17:09
哥,我现在就遇到这个问题。我把pad和数字顶层放在一起综合,然后相当于pad作为整体的输入port(也就是说 ...


假设你的pad的库文件是准的,那么说明外接给入的信号驱动不够,transition时间太长,需要增加板级的驱动。


如果不能确定库文件是否准确,或者pad上面还挂了别的电路,那么约束最好是设置在数字顶层去close timing。然后用混合仿真的方法看下带上pad的时序,然后留足够的margin。

关键还是在于pad的库准不准,还有连接关系。因为pad上面一般会挂esd,还有可能复用,高压,所以单独的数字库不一定准。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-3-16 15:38 , Processed in 0.013921 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表