Cadence环境下PLL中chargepump模块的PSS+PNOISE仿真

yigehaorem · 发表于 2018-12-5 12:03:52

不错，对我们新手很有帮助

Albert潮 · 发表于 2018-12-5 12:31:39

看一看

激动的油条 · 发表于 2018-12-7 19:23:33

回复 5# risingwinds

请问为什么不能用正弦波作为PFD的参考时钟，我试过用正弦信号做参考时钟，噪声电流恶化的很厉害，用pulse会好很多，但是不知道原因，请问能解释一下吗？非常感谢，系统噪声仿真不过关，但是我不知道怎么优化PFDCP的噪声特性。

还有一个问题就是，PFDCP噪声对锁相环的的影响机制是什么样的？或者说我应该优化PFDCP的哪些指标可以减小锁相环的相位噪声

gcz135 · 发表于 2018-12-11 22:26:44

又学到一点

chengji · 发表于 2019-1-31 13:16:48

不错，学习了

surezj · 发表于 2019-5-17 09:52:08

这个帖子非常非常好。

ran1234 · 发表于 2019-5-20 21:38:39

本帖最后由 ran1234 于 2019-5-20 21:41 编辑

请问，对于divider 的仿真PN的问题; PSS+pnoise 仿真设置？
对于输入信号，比如5G，通过一个 2分频，deat freauency 怎么设置？为什么PSS 仿真收敛不了？

newrfdesign · 发表于 2019-8-3 16:56:34

thanks

alex_2012 · 发表于 2019-12-5 20:04:56

自己写出各个噪声的传递函数，再自己写code，这个是以后做PLL的基本技能。。。

六月飞雪Lee · 发表于 2019-12-9 10:39:49

很好的帖子，学习了~

[求助] Cadence环境下PLL中chargepump模块的PSS+PNOISE仿真

站长推荐 /1