Cadence环境下PLL中chargepump模块的PSS+PNOISE仿真

risingwinds

回复 10# 何平

脉冲是电容耠合引起的，要设法减小，设计、结构、版图等。理想情况不可能达到，但要尽量接近，上面这个图是挺差的，但能做到什么程度，该做到什么程度，我也不清楚，还有，充放电过程要放在同一张图上，便于比较。动态过程的设计是电荷泵设计关键，多下功夫吧

何平

回复 11# risingwinds


    你说的“电容耠合”指的是电容耦合吗？，据我所了解的，时钟馈通效应应该就是指的是开关信号通过栅漏电容的耦合，是这样的因素导致了充放电电流上的过冲吗？？我以前做电荷泵，在调试其性能时，都只是做了所谓的静态匹配，即保持充放电电流源的上下两个开关一直完全打开，然后扫描输出电压，使得在我需要的输出电压范围内充放电电流相等即匹配，动态设计的过程我看了这么多论文，好像都没怎么提到过。在电荷泵设计的过程中如何去减小这个短时间的电流过冲呢？？你有没有相关论文或资料，或者提供一下你的经验？，感激不尽！
下图是我把导通时间加大之后的充放电电流，我现在把他们放在一起了，其中白色的线表示上面的充电电流，红色的线表示下面的放电电流，我很好奇为什么红色的线会到达稳定的慢一些？？也就是为什么放电电流在完全导通之前有一段慢慢上升的曲线而不是突然直线上升？？

yylei

回复 12# 何平

1.取决于你lock状态下，CP输出电压多少。
2.开关管和电流镜管放置的位置交换一下，你会发现打开瞬间就没有那么大的过冲了。这个问题也需要权衡，交换后电流打开就会慢一些。

risingwinds

回复 12# 何平

对的，时钟溃通引起的，动态过程的资料确实不多，有也不一定靠谱。还是要多思考啊，像知道了你的电荷泵原先没打开，噪声就得重仿了，不知你做过没有

何平

回复 14# risingwinds


    我做过了，因为导通时间加大了，我知道噪声电流肯定会变差一点，但还好，在我所要求的范围之内

何平

回复 13# yylei


    我刚刚思考了一下，我个人觉得这个电流过冲好像也没什么大的影响，虽然这个瞬时过冲电流很大，但是维持时间相当短，所以对LPF输出电压的影响大不，因为输出电压的变化是因为充放电电流对电容的积分，积分值是与时间成正比的，所以输出电压变化相当小。你的观点呢？？

risingwinds

回复 16# 何平

这个我也不清楚，还在摸索

a1054958688

回复 6# 何平


    你好 请问你所说的锁定时的导通时间是怎么仿真的呢？谢谢！

a1054958688

回复 13# yylei


    为什么交换后打开会慢一些呢？

何平

回复 18# a1054958688


    PFD输入频率完全相同的脉冲源，看PFD输出的UP或DOWN信号出现高电平或低电平过冲的时间，这个导通时间就是锁定时的导通时间，你了解锁相环的话这个概念应该很清楚