Cadence环境下PLL中chargepump模块的PSS+PNOISE仿真

iboywade · 发表于 2023-12-21 17:45:12

qinkun 发表于 2023-5-19 16:25
电压源给多少合适

需要的vco输出频率时候的控制电压

503860720 · 发表于 2023-12-22 16:47:27

路过，学习一下

ｍｅｅｔ · 发表于 2023-12-26 10:27:33

好帖

管啸天 · 发表于 2024-1-9 17:20:32

十年之后的学习！

panjiongjiong · 发表于 2024-1-19 16:28:51

risingwinds 发表于 2014-8-12 20:57
没错，PFD+chargepump加在一起来仿真CP的相位噪声。PSS的目标频率是电路中的最低频率，也就是PFD的输入频率 ...

您好，想问一下pfd+cp仿真pnoise以后，查看结果时，应该点击ssb还是dsb？谢谢！

835841281 · 发表于 2024-1-23 14:40:03

ran1234 发表于 2019-5-20 21:38
请问，对于divider 的仿真PN的问题; PSS+pnoise 仿真设置？
对于输入信号，比如5G，通过一个 2分频，dea ...

你好，请问我用pss仿真VCO，对Vctrl进行扫描，只能有两个电压点收敛，请问如何解决呀？

ran1234 · 发表于 2024-1-24 10:33:46

835841281 发表于 2024-1-23 14:40
你好，请问我用pss仿真VCO，对Vctrl进行扫描，只能有两个电压点收敛，请问如何解决呀？
...

PSS ，用HB Engine; 再看Trans 仿真VCO 能起振吗？

ran1234 · 发表于 2024-1-24 10:34:51

panjiongjiong 发表于 2024-1-19 16:28
您好，想问一下pfd+cp仿真pnoise以后，查看结果时，应该点击ssb还是dsb？谢谢！ ...

DSB 信号左右两边的都要计算在内；

835841281 · 发表于 2024-1-24 13:21:34

ran1234 发表于 2024-1-24 10:33
PSS ，用HB Engine; 再看Trans 仿真VCO 能起振吗？

pss，hb都不收敛，倒是Tran跑起来可以起振

kangnaixin · 发表于 2024-1-25 11:18:06

ran1234 发表于 2024-1-24 10:34
DSB 信号左右两边的都要计算在内；

好的，多谢！

[求助] Cadence环境下PLL中chargepump模块的PSS+PNOISE仿真