在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
芯片精品文章合集(500篇!) 创芯人才网--重磅上线啦!
查看: 3610|回复: 0

[讨论] 我对can总线波特率容差的理解

[复制链接]
发表于 2014-7-19 22:46:43 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
1、协议上只要求了晶振的容差0.5%。前提是你的时钟能够准确的产生需要的波特率,比如用16Mhz产生125K的波特率。这个时候并不要求两个节点的时钟同频同相,因此,另外的节点时钟可以是12Mhz ?只要想办法生成125K的波特率即可。2、如果不能够整数分频,则这个误差就要算进去,导致晶振的容差要用0.5%-分频误差。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 14:59 , Processed in 0.016414 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表