模拟电路中ESD问题请教各位大侠！

jiang_shuguo

回复  hszgl


   谢谢回复， PM1和PAD1之间确认没有漏电
semi_bamboo 发表于 2014-7-16 09:15

                               
登录/注册后可看大图

    这个点你测电压，不太可能，若击穿从这个点看到的阻抗较高，电压表测不准。若没击穿，这个点悬浮主抗非常高，像天线一样，你用电压表测，数值肯定不停在跳。
你测电流时候，先看看电流表内阻。

jiang_shuguo

电流表量程越小，内阻越大的。这点要注意

math123

PAD1的除了图中的电路没其它的电路了吧？如图D1 D2的击穿电压是多少V啊？
现在有点怀疑ESD时候D2上的电压过高了，几十V的电压就直接落在D2上，几十V的电压乘以1.3A(2kV)的电流，这是个很大的热量，导致附近的硅被破坏了，产生漏电流，但是D2本身没损坏。见过的高压工艺中，没直接用反向高压DIODE做ESD的，一般做ESD正向导通。
D2附近有其它电路，或者VDD接 n+ guard ring/nwell一类的结构吗？

semi_bamboo

回复 33# math123

谢谢回复
D1 D2的反向击穿电压为58V，主要的泄放电流通过D2的反向击穿来实现，
确实有几十V的电压落在D2上，瞬间电流达到安培级，但是持续时间只有几十纳秒量级（HBM模型），Q=U*I*t 热量不大，烧坏可能性不大。
毕竟PAD1对VSS没有产生漏电，说明它自身ESD保护没有问题，也没有漏电。

你怀疑周边的电路受干扰了，这个我赞同！
我怀疑对PAD1打ESD后在D2上的反向击穿电压过高，对周边用作DECAP的MOS电容形成耦合电荷从而击穿栅氧层，使MOSFET
的D、G 同VDD shorted，所以Id正比于（Vgs-Vth）的平方了，
毕竟电流在VDD=3/5V时，Id=194uA/537uA

semi_bamboo

回复 31# jiang_shuguo


    谢谢版主
呵呵，回头我再用高级一点的电流表测一下，据说可以测到nA量级的电流。

semi_bamboo

回复 33# math123


    更详尽的电路图见下图

semi_bamboo

当PAD1对VSS打正压2000V时，由于D2的反偏承压为58V，D5反偏承压 & Q1反偏承压只有15+20=35V，故PAD1到VSS的电流泄放路径走D4（正偏），D5（反偏）和Q1（反偏，snapback）
这样，VDH上的电压就会有20V，而VDH正常工作电压只有10V，且
VDH与VDD在芯片其它地方也会有耦合，会使VDD电压域的MOSFET（承压只有7V）击穿从而导致漏电，
不知道这样解释合理吗？
欢迎大侠给出高见

math123

你说的耦合原因倒是和3楼说的相同。
这个VDH的正向对地ESD通过了吗？

semi_bamboo

回复 38# math123


    通过了

semi_bamboo

还有，我想问问各位，如果正常工作电压最高为5V的PMOS MOSFET，如果在其S端加10V电压，G端保持GND
,这样持续时间2us左右（相当于VSG=10V高电平，2us脉宽的脉冲加在栅氧化层上），MOSFET的薄栅氧化层会被击穿吗？