cadence仿真遇到的问题

taohuachangkai

电路有A/B/C/D.....多个模块构成，每个模块上都有输出总线,直接在该电路图上搭建仿真环境进行仿真没有遇到问题。但是，将该电路建成symbol后（即A/B/C/D。。。等输出小总线，第二次又合并成大总线），再进行仿真总是提示：
error**the memory request exceeds the current available space.
#memory which has been allocated = 3911150kbyte
#memory in next memory request which fails = 131kbyte
please continue by
step 1:inspect input file for possible errors in .TRAN
          statement or any sources with repeating functions.
step 2:if other users or jobs are running , wait until they free up more memory space.
step e:have your system manager enlarge the swap space on this cpu.
******job aborted.


看到有以前的项目中也由这样子标记的结构，，是不是这样子标记后，cadence仿真计算方式发生了很多重复，从而导致计算次数比非symbol
时多了很多，因此提示空间不足呀。。symbol后仿真电路check的时候没有问题。。
有了解原因的前辈吗？该怎么解决呢？？