CLOCK 公共path中没有计算CRPR。

van2046 · 发表于 2014-7-8 14:38:44

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

各位大神，小弟最近遇到一个问题:我在PLL A点定义了两个master clock,mstr_1x_clk(50MHz),mstr_2x_clk(100MHz).在B端定义了两个generate clock, 1x_clk(50Mhz,source是mstr_1x_clk) 和2x_clk(100MHz,source 是mstr_2x_clk),然后在C点又定义了如下两个clock,ddr_clk(50MHz,source 是clk_1x)和sdr_clk(100MHz,source是clk_2x).这些clock都是必须的。现存在一条path, launch clk是2x_clk,capture clock是ddr_clk.红色的那段公共path PT报出来 CRPR是0，这是为什么，有什么办法解决吗？

pengyuling · 发表于 2016-8-26 16:56:14

好样的

voiluce · 发表于 2016-8-31 23:30:27

remove 1x_clk and 2x_clk

[求助] CLOCK 公共path中没有计算CRPR。

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2