|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
本帖最后由 longxianjie 于 2014-7-6 19:45 编辑
最近在学FPGA,要用到VGA接口连接屏幕,对其中水平同步和垂直同步这两个信号感到疑惑。在其他地方看了相关资料后了解得到,水平同步信号是让电子枪回到开始位置的一个信号,低电平有效。但在阅读verilog代码的时候发现一点问题。相关的代码如下:
- always @ ( posedge Clk_Pixel or negedge Rst_N )
- begin
- if(!Rst_N)
- begin
- H_Sysc <= 0;
- V_Sysc <= 0;
- end
- else
- begin
- H_Sysc <= ( H_Pixel_Count>= 96 )?1:0;
- V_Sysc <= ( V_Line_Count>= 2 )?1:0;
- end
- end
复制代码
其中H_Sysc,V_Sysc是水平同步和垂直同步,H_Pixel_Count和V_Line_Count信号是横纵坐标。也就是说横坐标小于96的时候H_Sysc=0,大于等于96的时候H_Sysc=1。不是很理解为什么要这样。按照我原来的理解,应该是横坐标到最大值时H_Sysc=0让电子枪回到最左边,其他时候H_Sysc=1。另外,在H_Sysc=0的这90多个周期内,电子枪在做什么呢?是从最左边开始依次向右打上白色吗?
我还感到困惑的是,在不同的代码中,都取了96和2这两个值,这是有什么讲究吗?
希望各位大神能讲解一下,谢谢! |
|