在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1599|回复: 4

[求助] clock的变化

[复制链接]
发表于 2014-7-2 15:49:22 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在prects,place的clock  reg会适度调整位置,但是postcts后的各step,clock是如何变化的 ,线变化吗,buffer/inv变化吗,reg等变化吗,我说的是在默认的情况下下,人为的eco,skew等不算
 楼主| 发表于 2014-7-2 16:03:35 | 显示全部楼层
留墨,各位大看官
 楼主| 发表于 2014-7-2 19:15:36 | 显示全部楼层
斑竹在哪
发表于 2014-7-3 08:22:09 | 显示全部楼层
不知道一般说 postcts 是在 fix hold 之后还是 fix hold 本身
也可以 insert delay | buffer, 也可以 resize,当然 route 的改变也会有变化
发表于 2014-7-3 09:11:07 | 显示全部楼层
Cell,包括clock  line上的Cell,位置的优化只在place和cts 2个阶段进行optimize。
clock line的net会带有clock属性,就像带有dont touch属性一样,在postcts之后应该不会变化(包括再绕线,插入reapter)。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-5 18:09 , Processed in 0.044021 second(s), 11 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表