关于跨时钟域的问题

zfgu · 发表于 2019-5-10 15:11:59

学习一下

lotfy · 发表于 2019-8-20 17:03:01

通过时钟管理单元pll mmcm dcm等产生的generate clock都是和源时钟是一个时钟域的，不需要考虑异步时许的问题，EDA工具会帮你进行约束的在你引用了这个ip资源时

494693243 · 发表于 2019-10-8 19:53:47

心海的一滴泪发表于 2014-7-3 23:08
个人觉得不一定就是同步时钟，如果你定义的的是generate时钟，那没问题，在CTS时需要基本做平；但是你如果 ...

层主正解，你设计时如果有做同步，你就是把它看做异步时钟了，如果没做同步，那么clock tree 要长齐的

新嘴小王安子 · 发表于 2019-10-12 15:06:03

icfbicfb 发表于 2014-7-3 13:48
不算不算，这个是同源时钟啊，一个domain的，master和generated clocks，是一家人

cross clock domain属于 ...

那如果12M时钟域的信号传到8M或者1M时钟域需要使用握手信号吗？

寂寞的羔羊 · 发表于 2019-11-19 14:37:37

同一个pll出来的clk经过不同的divider后，不属于异步时钟

小小徐 · 发表于 2019-11-22 08:26:05

icfbicfb 发表于 2014-7-3 13:48
不算不算，这个是同源时钟啊，一个domain的，master和generated clocks，是一家人

cross clock domain属于 ...

不一定吧，如果是行波计数器分频，他们之间可能存在异步关系

ic小新 · 发表于 2019-11-26 19:19:42

introclock

[求助] 关于跨时钟域的问题