在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: xiadafang

[求助] 欢迎大家留言、帮顶---ADC测试求助帖~

[复制链接]
发表于 2014-5-23 14:29:12 | 显示全部楼层




    连接方法肯定是这样的。至于balun的话,你得注意下他的频带是否合适,还有就是比例(1:1或者1:2)以便正确的阻抗匹配
回复 支持 反对

使用道具 举报

 楼主| 发表于 2014-5-25 23:30:43 | 显示全部楼层
回复 20# adcer


   求交流啊,你的QQ号多少
回复 支持 反对

使用道具 举报

 楼主| 发表于 2014-5-25 23:33:38 | 显示全部楼层


   
回复  xiadafang

FPGA上的时钟不是很好啊,给数字电路和给高精度ADC的要求当然不一样啦,我一般是先用信 ...
skymid 发表于 2014-5-22 08:58




   原来FPGA门驱动电路抖动有十几甚至几十ps,用它做采样严重影响SNR
回复 支持 反对

使用道具 举报

 楼主| 发表于 2014-5-25 23:35:16 | 显示全部楼层
回复 20# adcer


   现在进展怎么样了,有机会交流下啊~
回复 支持 反对

使用道具 举报

发表于 2014-5-26 08:51:44 | 显示全部楼层
回复 23# xiadafang


   是的,即使我们测试低速的SARADC,时钟也不会用FPGA来提供,时钟的驱动能力也是需要考虑的,不过这个从示波器上就能看出来。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2014-5-27 12:10:45 | 显示全部楼层
回复 25# skymid


   苦逼啊,示波器带宽不够,看到的都是正弦波!
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-11 11:56 , Processed in 0.068787 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表