在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: huhudebin

[求助] 求用过CHRT35的大神,vpnp在lvs时不识别怎么办?

[复制链接]
发表于 2015-12-10 13:00:42 | 显示全部楼层
回复 10# huhudebin


   谢谢啊,我之前已经解决了三极管不识别的问题,也是修改一个选项!但是还有一个问题PIP电容报错,missing instance,我想是不是文件定义pip和PDK不一样,pip电容怎么接呢?
 楼主| 发表于 2015-12-10 15:57:47 | 显示全部楼层
回复 11# 不用电费


   好像35这个model有问题,这个PIP cap问题   最终我也没有解决  用的MOS cap
发表于 2015-12-10 18:07:33 | 显示全部楼层
回复 12# huhudebin


  谢谢啊
发表于 2015-12-12 14:12:15 | 显示全部楼层
你可以看看tooling文件,里面有每个器件包含的层次。如果层次确定没问题,那么看看lvs rule里面的那个器件是否被注释掉或者有option。其实工艺厂那边给的PDK和LVS的器件类型不一定对应的,合作商有需求的话才会把那个器件添加进去,我以前就碰到这个情况过。
发表于 2016-1-3 17:15:23 | 显示全部楼层
回复 12# huhudebin


   还有个问题,你后仿真能提取寄生电阻吗?我这不行
发表于 2016-1-3 17:18:43 | 显示全部楼层
回复 14# 15928663497


   我看过抽取文件是如何定义电容的了,定义好像是不太对。我也不能根据调取的电容模型,修改电容定义的。改用MOS电容勉强也可以
发表于 2016-1-4 09:17:16 | 显示全部楼层
请后面不要歪楼了,楼主的这个情况是cadence本身的bug,下次各位再出现这个问题的时候可以看看,其实就是layout attach的库掉了,重新attach一下后者重新启动一下就好了。
请大家,在碰到问题的时候了,先别急着发挥想象,先按部就班,哪里出问题点哪里。这里面nothing in
layout,那就先找出layout的日志文件,再请其他软件证明layout本身有没有错。
等这些都解决不了再开脑洞。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 23:22 , Processed in 0.018690 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表