在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7191|回复: 12

[求助] read_verilog 和read_ddc

[复制链接]
发表于 2014-4-17 18:53:11 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问,用DC做完综合之后,做扫描链设计时,需要读入网表和ddc文件,还是只需读入其中之一就可?
发表于 2014-4-17 19:50:35 | 显示全部楼层
ddc跟verilog只是格式不同吧,内容都差不多吧~
发表于 2014-4-18 05:56:11 | 显示全部楼层
gooooooooooooooooooooooooooooooood
发表于 2014-4-18 06:29:14 | 显示全部楼层
gooooooooooooooooooooooooof
发表于 2014-4-18 07:18:19 | 显示全部楼层
gooooooooooooooooooood
发表于 2014-4-18 09:19:31 | 显示全部楼层
不是第一次编译好以后,直接insert_dft,然后compile_ultra -incr -dft...就可以了么
发表于 2014-4-18 10:25:19 | 显示全部楼层
ddc 会include SCANDEF
如果用.v 在吐出一个单独的SCANDEF 就OK了
DDC 更加方便一点
发表于 2014-4-18 20:53:10 | 显示全部楼层
用DDC直接包含了sdc的时序信息,如果是,V的话,之前约束的时序不包含在里面。
发表于 2015-1-5 04:43:52 | 显示全部楼层
SHDIOSAPHFOIDSAF
发表于 2015-1-5 05:20:57 | 显示全部楼层
RTHYRTEHYRTEY
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 16:03 , Processed in 0.029331 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表