在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7301|回复: 18

[求助] PLL中VCO控制电压纹波较大,怎么解决?

[复制链接]
发表于 2014-4-2 18:26:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近小弟在做PLLFS,但是联仿时发现VCO控制端电压摆幅较大,高达7mV ,查资料说这是由于VCO的振荡信号通过可变电容耦合到控制端电压上的,有三种方法可以解决:减小摆幅,增大滤波器电容或者减小可变电容,但是这三种方法都有其缺陷,且不可能将纹波降低得很小。求教大神这还有什么别的方法可以减小纹波?
发表于 2014-4-2 18:51:50 | 显示全部楼层
在VCO Control信号上加一个buffer吧,带宽大约PLL的闭环带宽的3~5倍
 楼主| 发表于 2014-4-2 22:38:50 | 显示全部楼层
谢谢指导。但是这个的原理是什么呢?VCO控制电压上加Buffer,但是可变电容的瞬时电容还是不相等的,靠近可变电容端的控制电压还是会有纹波,小弟不是太明白,还请详细指导
发表于 2014-4-3 11:42:57 | 显示全部楼层
Vc上加buffer,会引入Buffer的noise 到VCO
发表于 2014-4-3 11:43:34 | 显示全部楼层
有点文波应该是正常的,有多少坏处呢?
发表于 2014-4-3 12:49:45 | 显示全部楼层
提高lp order
 楼主| 发表于 2014-4-3 14:11:48 | 显示全部楼层
纹波太大不是会直接影响频率精度吗?7mV的纹波,Kvco增益30MHz/V,输出频率2.3G,这样算的话精度只有90ppm,这样不是太大了吗?指标要求25ppm
发表于 2014-4-3 15:13:37 | 显示全部楼层
回复 3# hustanghu


    很高兴认识你~~
发表于 2014-4-3 15:19:02 | 显示全部楼层
发表于 2014-4-3 15:59:12 | 显示全部楼层
回复 6# rong00i8


   提高order怎么能抑制ripple呢?即使是3-rd order LPF, 最后的cap大小还是会被限制住...
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 04:28 , Processed in 0.026670 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表