partition top如何整合分析时序

kingnan · 发表于 2014-3-27 17:52:54

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 kingnan 于 2014-4-2 17:44 编辑

我用encounter 做partition，block布完以后，在top的文件夹下load，block的def和.v，在top报timing都是N/A，不出来，如何整合才能在top层做时序优化，还有block用的sdc需要额外load吗，还是用自动出的就行呢

mnluan · 发表于 2014-3-28 11:35:51

回复 1# kingnan

请问top的sdc有 load 进去吗？时序报N/A，多半是因为timing constraint没有加。

kingnan · 发表于 2014-3-28 14:12:16

回复 2# mnluan

怎么load进去，不是在top里都包含的吗

zwtxj · 发表于 2014-4-1 16:32:46

回复 3# kingnan

你说的整合分析时序是指assemble之后对full chip的timing analysis?那样的话你需要一个 full chip的flat sdc.

kingnan · 发表于 2014-4-2 17:42:49

回复 4# zwtxj

已解决，谢谢！

eguang190 · 发表于 2014-4-6 22:57:24

回复 5# kingnan

怎么解决的，分享一下呗！

kingnan · 发表于 2014-5-24 08:47:35

回复 6# eguang190

saveDesign 把sdc加上，再load进来就有了

icfbicfb · 发表于 2014-5-24 09:27:22

子模块要抽取ilm的，或者etm，

[解决] partition top如何整合分析时序

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2