设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端讨论区 › partition top如何整合分析时序
返回列表 发新帖
查看: 2640|回复: 7

[解决] partition top如何整合分析时序

[复制链接]
kingnan
发表于 2014-3-27 17:52:54 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
本帖最后由 kingnan 于 2014-4-2 17:44 编辑

我用encounter 做partition，block布完以后，在top的文件夹下load，block的def和.v，在top报timing都是N/A，不出来，如何整合才能在top层做时序优化，还有block用的sdc需要额外load吗，还是用自动出的就行呢
如何, 文件夹

相关帖子
回复

举报

mnluan
发表于 2014-3-28 11:35:51 | 显示全部楼层
回复 1# kingnan

    请问top的sdc有 load 进去吗？时序报N/A，多半是因为timing constraint没有加。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

kingnan
 楼主| 发表于 2014-3-28 14:12:16 | 显示全部楼层
回复 2# mnluan


    怎么load进去，不是在top里都包含的吗
回复 支持 反对

举报

zwtxj
发表于 2014-4-1 16:32:46 | 显示全部楼层
回复 3# kingnan

你说的整合分析时序是指assemble之后对full chip的timing analysis?那样的话你需要一个 full chip的flat sdc.
回复 支持 反对

举报

kingnan
 楼主| 发表于 2014-4-2 17:42:49 | 显示全部楼层
回复 4# zwtxj


    已解决，谢谢！
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

eguang190
发表于 2014-4-6 22:57:24 | 显示全部楼层
回复 5# kingnan


   怎么解决的，分享一下呗！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

kingnan
 楼主| 发表于 2014-5-24 08:47:35 | 显示全部楼层
回复 6# eguang190


    saveDesign  把sdc加上，再load进来就有了
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

icfbicfb
发表于 2014-5-24 09:27:22 | 显示全部楼层
子模块要抽取ilm的，  或者etm，
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 11:01 , Processed in 0.023767 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表