在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6874|回复: 27

Computer Architecture Complexity And Correctness Risc Design

[复制链接]
发表于 2014-3-24 07:28:55 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Computer Architecture Complexity And Correctness Risc Design
?
N THIS BOOK we develop at the gate level the complete design of a
pipelined RISC processor with delayed branch, forwarding, hardware
interlock, precise maskable nested interrupts, caches, and a fully IEEE-
compliant floating point unit. The design is completely modular. This
permits us to give rigorous correctness proofs for almost every part of the
design. Also, because we can compute gate counts and gate delays, we can
formally analyze the cost effectiveness of all parts of the design.


Computer Architecture Complexity And Correctness Risc Design.pdf (2.6 MB, 下载次数: 351 )
发表于 2014-3-25 23:48:36 | 显示全部楼层
新书吗?楼主?
发表于 2014-3-26 01:34:22 | 显示全部楼层
old book !
发表于 2014-3-26 09:02:44 | 显示全部楼层
看看先
发表于 2014-4-1 11:50:16 | 显示全部楼层
correctness proofs
发表于 2014-4-13 18:55:24 | 显示全部楼层
2000年出版的书了。
发表于 2014-4-27 10:34:15 | 显示全部楼层
还行,参考下
发表于 2014-4-27 12:20:51 | 显示全部楼层
Good, thanks for sharing
发表于 2014-4-28 23:15:57 | 显示全部楼层
看看吧!
发表于 2014-5-1 13:32:51 | 显示全部楼层
看介绍的话,是一本不错的书
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-27 04:20 , Processed in 0.028175 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表