PLL中周期抖动与频率的关系

秦时明月sw

目前，正在做一个SMIC0.13um的PLL，对PLL的性能指标不是特别清楚，希望各路牛人，帮忙指点一下   1. 周期抖动中的P-P ,RMS 值与工作频率有什么确切的关系吗？高频与低频情况下，两个值都有什么变化？
   2. 捕捉过程和锁定过程有什么区别？概念不是特别清楚，它们是怎么样的工作过程？对应的，捕捉时间和锁定时间的准确理解，怎么估算？
   3. 全数字结构和电荷泵结构有什么优劣势？

lwjee

发错地方了。1.时间值和频率没什么直接关系，如果转化为度，弧度或百分比就要除以周期。2.捕捉过程一般不怎么讲了，你看的应该是比较老的资料。捕捉过程指捕捉到要锁定的那个phase用的时间。锁定时间和带宽和相位裕度或者阻尼因子关系很大，公式不记得了，如果阻尼因子为1，在大约带宽分之一的时间内可以建立。3.全数字结构更容易适应工艺变化。

秦时明月sw

回复 2# lwjee


   这位前辈，我还有几个问题想请教您。   对于一个PLL设计来说，（我还不算特别理解）是怎样的一个设计流程啊？据我理解的来说，设计的话，首先需要提出一个性能指标，而怎样把各个性能指标量化到各个实现模块呢？对于单个模块来说，看起来很简单，可怎样才能综合起来考虑各个性能啊？

lwjee

这个对于不同的人不一样。对于初学者做好做个Model看看工作原理，分析模块噪声影响，对各个模块充分了解后再做比较好。这是我自己的想法。