MOS管的源漏之间耐压高，还是栅极耐压高呢

wqyk · 发表于 2014-3-13 12:59:09

本帖最后由 wqyk 于 2014-3-13 16:02 编辑

回复 9# fuyibin

芯片正常work时候不会punch through，因为电源电压+10%最多加+20%
但是ESD时候，S/D电压会比较大，通常 ...
fuyibin 发表于 2014-3-13 11:08

登录/注册后可看大图

谢谢，在ESD的时候，如果发生了minimum channel length的channel被breakdown，那漏衬底结还会不会被击穿泄放电荷呢？如果需要3.3V的MOS管工作在5V电源上，5V的电源稳定时能保证MOS管各个端口之间的电压小于3.6V，但在每次上电的时候管子的栅漏间、源漏间的电压会有一段时间处在5V左右，大概100us的时间，这样会不会有问题呢？5V没有超过栅氧击穿电压（8V)、源漏的击穿的电压（6V），这样使用会在多大程度上影响MOS管的使用寿命呢，栅极先出现问题还是漏极？

semico_ljj · 发表于 2014-3-13 14:21:17

一般是 SD耐压高于GS

amhelen · 发表于 2016-11-29 09:02:28

很好！
受教了。

nardusxz · 发表于 2017-2-23 10:04:32

求详解

nardusxz · 发表于 2017-2-23 10:05:18

求详解

TianBian365 · 发表于 2017-2-23 10:40:33

我给出终结答案：
对CMOSC工艺，TOX 很脆弱。。源漏耐压VDS比栅氧好的多。。。且L更加，VDS亦会增加。

TOX 则不然，电压高内建电场强，热载流子等注入到栅，更会恶化电场强度，最终物理损害而出现gate 漏电。。。

sujh0755 · 发表于 2022-7-7 09:57:53

TianBian365 发表于 2017-2-23 10:40
我给出终结答案：
对CMOSC工艺，TOX 很脆弱。。源漏耐压VDS比栅氧好的多。。。且L更加，VDS亦会增加。

赞，言简意赅，说的明白，受教了。

XMsheep · 发表于 2023-6-14 15:33:01

mark一下

[讨论] MOS管的源漏之间耐压高，还是栅极耐压高呢

站长推荐 /2