MOS管的源漏之间耐压高，还是栅极耐压高呢

wqyk · 发表于 2014-3-12 22:27:30

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

比如说对于1.8V的NMOS管，栅极、源极和衬底都接地，漏极电压从零逐渐变大，是栅漏之间先击穿呢还是源漏之间先击穿呢？另一问题如果说漏极一直加一个大于电源电压小于它们的击穿电压的电压时比如2.5V，NMOS管的栅漏先坏还是源漏先坏呢？

math123 · 发表于 2014-3-12 22:54:25

本帖最后由 math123 于 2014-3-12 23:14 编辑

帮顶！

amodaman · 发表于 2014-3-13 08:09:51

栅氧总是比源漏端分别到沉底的PN结脆弱。

薛定谔的太极拳 · 发表于 2014-3-13 08:41:07

ding.............

peterlin2010 · 发表于 2014-3-13 09:07:34

0.5um 5v device
gate 5v ok , but 7~8v 開始 leakage
drain 一般是5v junction 可稱到 11v

一般都是 gate 先死.

fuyibin · 发表于 2014-3-13 10:42:13

比如说对于1.8V的NMOS管，栅极、源极和衬底都接地，漏极电压从零逐渐变大，是栅漏之间先击穿呢还是源漏之间 ...
wqyk 发表于 2014-3-12 22:27

登录/注册后可看大图

现在一般都是channel punch through

wqyk · 发表于 2014-3-13 10:49:00

回复 3# amodaman
栅氧的击穿电压是比漏极衬底结或源极衬底结的击穿电压低，一般工艺上给出的是栅氧和P阱或栅氧和N阱的击穿电压，这个电压的数值比漏极衬底结或源极衬底结的击穿电压低，但是比源漏之间的击穿电压高，比如对于1.8V的NMOS管，给出的栅氧和P阱的击穿电压小于-4.6V，
漏极衬底结或源极衬底结的击穿电压大于7.5V，源漏击穿电压大于3.6V。这里有一个问题就是栅氧和P阱的击穿电压为负的，那是不是说栅极和P阱之间加+4.6V栅氧不容易击穿呢？为什么工艺上一般不给出栅漏或栅源的击穿电压呢？还回到我开始说的问题，对于1.8V的NMOS管栅极、源极和衬底都接地，漏极电压接4V，此时源漏击穿而栅氧并没有击穿，此时的源漏击穿并没有达到漏极衬底结的击穿电压那它应该是源漏之间的穿通，而这种击穿是可恢复的，那这样使用除了漏极源极之间漏电外会不会影响NMOS管的使用寿命呢？如果影响使用寿命，那它影响的是漏极还是栅氧呢？

wqyk · 发表于 2014-3-13 10:53:14

回复 6# fuyibin
channel punch through如果经常发生会不会影响管的使用寿命呢，或者所加电压值接近channel punch through使用的话，除了漏电外会不会影响使用寿命？

fuyibin · 发表于 2014-3-13 11:08:24

回复 fuyibin
channel punch through如果经常发生会不会影响管的使用寿命呢，或者所加电压值接近channel ...
wqyk 发表于 2014-3-13 10:53

登录/注册后可看大图

芯片正常work时候不会punch through，因为电源电压+10%最多加+20%
但是ESD时候，S/D电压会比较大，通常都是minimum channel length的channel被breakdown
轻微的punch through是可恢复的，但是严重而且持续时间长，channel burn out
其实就是把这个device当discharge的通路给牺牲掉了

hoterelc · 发表于 2014-3-13 11:42:42

太高深了看不懂

[讨论] MOS管的源漏之间耐压高，还是栅极耐压高呢

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /2