OpenMIPS教学版（VerilogHDL）v1.0，全网首发！！

adan313 · 发表于 2017-2-3 23:58:56

非常感谢！多的本土开源就会让更多人受益。就像特权FPGA、原子STM32，对国内还是有一点点影响的。希望有更多的人也学习微处理器,国家的数字集成电路可能会更好一点点

wanhi · 发表于 2017-4-28 21:33:42

非常感谢你

dcircuit · 发表于 2017-5-4 18:01:21

kankan

15682018281 · 发表于 2017-5-12 17:06:56

好帖支持！！！

15682018281 · 发表于 2017-5-15 16:55:49

好厉害，点赞！！

buildgates · 发表于 2017-6-16 00:21:24

非常好啊！！谢谢

JCWANGZI · 发表于 2017-6-16 16:01:22

Thanks for shareing.

吾要单片机 · 发表于 2017-6-16 17:56:29

回复 leishangwen

你好，有些疑惑，想请教一下您，在做数据前推的时候，即执行阶段的数据是在执行 ...
gonac 发表于 2015-8-28 11:09

登录/注册后可看大图

你说得对，所以为了减小译码器的延时，一般读寄存器（含数据前推）数据之后不要再对该数据做进一步处理了。

wuguandong · 发表于 2017-8-8 01:56:46

很赞很赞~~~

wenbow512512 · 发表于 2017-9-13 16:52:50

顶一下

[原创] OpenMIPS教学版（VerilogHDL）v1.0，全网首发！！