在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3257|回复: 5

[求助] ICC floorplan设定P/Gcells以及corner问题

[复制链接]
发表于 2014-3-5 10:37:54 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
背景:我现在手里面的物理库只有sc,没有io和macro。
问题:floorplan阶段我加载的物理库里面如果只有sc,没有io的库怎么办?比如我要创建P/G cell,这就需要一个reference,比如:
create_cell {vdd_l vdd_r vdd_t vdd_b} pvdi  pvdi就是库中的参考reference,但是sc库里面没有pvdi这一类的reference cell。
大神帮忙看看我以下这样子写行不?
create_cell {vdd_left vdd_right vdd_bottom vdd_top} -hierarchical
发表于 2014-3-6 11:02:18 | 显示全部楼层
这样写是可以的之后set就可以了
发表于 2014-3-6 11:05:21 | 显示全部楼层
can you create the pins for it?
 楼主| 发表于 2014-3-6 18:48:32 | 显示全部楼层
回复 2# yuanxiaoshan
谢谢,但是现在又遇到另一个问题:我找到了io cell库,也将这个库添加了进来。 在floorplan阶段create_cell时,指令如下:
create_cell {vss1_left vss1_right vss1_bottom vss1_top} PVSS1W
ICC提示错误:相应的io reference cell找不到,但是这些io reference cell是存在于IO库的FRAM下面的,错误截图如下:

                               
登录/注册后可看大图


接着我发现一个问题,给的库里面CEL下面没有各个cell的物理版图信息,我推测是这个问题导致此错误,因此我推测io reference cell不是在FRAM下面找,而是在CEL下面找。所以我接下来单纯的将FRAM下面的cell copy到CEL下面,结果还是截图所示的错误。

我刚开始以为是文件操作权限导致的,后来我将所有文件都修改为可读可写可执行以后发现这个问题还是没有得到解决。
我的路径配置:
set  ADDITIONAL_SEARCH_PATH    "libs/smic/mw_lib/sc libs/smic/mw_lib/io libs/smic/db rtl cons script mapped_ddc unmapped_ddc log";
我的ICC配置截图:(CEL下面是空的)


                               
登录/注册后可看大图
 楼主| 发表于 2014-3-6 22:25:38 | 显示全部楼层
回复 4# dengbo11111111

此问题我已解决,原因是更改库后需要重新加载
发表于 2015-2-9 22:30:45 | 显示全部楼层
最好一起添加库
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 11:53 , Processed in 0.024967 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表