关于PCIe与DDR3的设计问题

vanpen · 发表于 2014-2-28 14:20:36

声明一下，技术小白~~请教各位一个问题。
采用FPGA+PCIe+PC时，需要将数据进行实时从FPGA经PCI传输到PC，需不需要将FPGA采集到的数据缓存到DDR3中，再由FPGA从DDR3中读取送进PC端？
需不需要DDR3是不是要计算一下数据量的大小，如果数据量小是不是可以直接缓存到FPGA的RAM中再上传？

请大牛给个回复，或者给一些关于PCIE的设计建议。

非常感谢！

cxytiger · 发表于 2014-2-28 14:20:37

采用FPGA+PCIe+PC时，需要将数据进行实时从FPGA经PCI传输到PC，需不需要将FPGA采集到的数据缓存到DDR3中，再由FPGA从DDR3中读取送进PC端？
需不需要DDR3是不是要计算一下数据量的大小，如果数据量小是不是可以直接缓存到FPGA的RAM中再上传？

请大牛给个回复，或者给一些关于PCIE的设计建议。
---------------------------------------------------
我不是大牛哈。但看过相关参考。

（1）从FPGA到PC，需要缓存。但是由于WINDOWS系统中能开缓存不大，所以没必要用大容量的DDR3而是用内部的RAM来搭建。DDR3读写没分开，反而影响速度。
（2）从内部RAM读取到PC，需要用到chain DMA，以便大容量传输数据。
（3）目前常用的FPGA内部接口一半是AXI4

ciper80 · 发表于 2014-3-4 13:12:16

你自己其实已经找到答案了
首先评估数据缓冲的大小，然后确定缓冲区采用DDR或者FPGA自带的RAM

zhangbinsniper · 发表于 2014-4-13 09:47:41

At one data streaming transfer system design, you should consider the throughout balance at all parts of system. The buffer between two sub-system need to consider two directions data streaming throughput can keep balance at enough long time.

KSCNN · 发表于 2014-5-10 22:42:45

学习了~~~~~~~~~~~~~~

zhangchenyang · 发表于 2014-6-18 13:38:35

学习了……

xieruohai · 发表于 2014-6-28 16:45:10

要看你的采样速率，不快的话可以内建RAM通过DMA上传到PC

xkly · 发表于 2014-8-6 00:08:41

回复 1# vanpen

恩，如果是大数据量连续传输的话还是需要DDR的

censuer · 发表于 2014-9-14 15:10:27

主要看采样数据的速率,pcie的系统相应延时，可以计算出对buffer的大小需求，如果内部RAM够，就用内部RAM了。

fpgaing · 发表于 2015-7-11 14:11:03

长姿势了

[求助] 关于PCIe与DDR3的设计问题

最佳答案

相关帖子

站长推荐 /1



EETOP诚邀模拟IC相关培训讲师	创芯人才网--重磅上线啦！