在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3248|回复: 3

[求助] AMS混合仿真问题

[复制链接]
发表于 2014-2-26 10:26:07 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教一个问题,我现在有一个混合信号IC项目在做总体仿真。它包括数字部分和模拟部分,模拟部分现在是用的schematic电路在做前仿,数字部分是用的verilog网表+SDF反标文件做后仿。仿真器是用的verilog_AMS,由于电路规模较大,信号不能采用save all的形式,对于数/模接口信号只能采用保存部分信号的方式来查看。
   但是,如果我想看数字module内部的网表信号,应该怎么操作了。AMS仿真器中是否有保存verilog内部信号的功能,请大侠解答,谢谢!
发表于 2014-2-27 14:57:39 | 显示全部楼层
可以指定要dump信号的路径啊
 楼主| 发表于 2014-4-16 23:18:33 | 显示全部楼层
同问,我也遇到这个问题,制定路径是什么意思啊
发表于 2014-5-14 02:00:08 | 显示全部楼层
之前用过vcs+xa/nanosim 是可以选择save的信号   verilog ams因为license问题,还有做过。
再看看userguide里面的设置是否有选项,原则上,肯定是有的,包括scale等等。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-21 23:35 , Processed in 0.015576 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表