在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 9669|回复: 23

开源软核学习笔记06(eetop开源软核走马观花,不求甚解)——2014_2_21

[复制链接]
发表于 2014-2-21 12:46:05 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 oldbeginner 于 2014-2-21 12:48 编辑

****************************
作一个eetop开源软核的list,整理一下,方便查找
****************************

排序不分先后

*****************************
malilan软核

verilog risc
*****************************

http://bbs.eetop.cn/thread-292140-1-1.html
刚跑通的两个CPU内核(马里兰大学版 夏宇文版)文档 代码 加 testbench
搜索malilan没找到,没看出来是拼音,后来发现maryland,才搜到。好像这个大学没有在网页上共享这个内核,资料是内部给的吗(lxing_1988)?

第一个软核malilan_risc,使用verilog写的,
提示vcs编译,搜了一下,又是linux又是licence,直接放弃。使用windows下modelsim
02.JPG

compile all直接通过,
01.JPG

结果不是wave显示的,是以文本显示的。查看test_top.v,是test bench文件。

这个软核结构简单,代码也不多,帮助资料是解压后的一个40页pdf文档。 design_risc_cpu.pdf (2.55 MB, 下载次数: 27 )

***************************************

**********************************
xyw 软核
*******************************


03.JPG
结构类似,结果也是文本显示
04.JPG

帮助文件是中文的,内容也多一些。 doc.pdf (501.6 KB, 下载次数: 38 )
 楼主| 发表于 2014-2-21 13:26:46 | 显示全部楼层
*********************************
freearm 又 跑 分 drystone
verilog
*********************************


http://bbs.eetop.cn/thread-326709-1-1.html
05.JPG
只有两个文件,又要模拟出arm,可以想象其中一个文件有多大,估计比一楼的所有文件加起来都大。另一个文件就是test bench。

结果同样是文本显示,
06.JPG

这里有两点可以学习,感觉都是大点,freearm和drystone。
google code 上的代码比较新。

********************************
freearm实践
******************************

http://bbs.eetop.cn/thread-384783-1-1.html
初学者,FreeARM终于跑起来了,折腾了一两天

这里有些问题,就是keil的配置,
07.JPG
08.JPG

疑问在于rom 和 ram起始地址(启动文件)
; Internal Memory Base Addresses
IRAM_BASE       EQU     0x08000000
IROM_BASE       EQU     0x0C000000

而在arm9_tb.v 中,
// ROM
// LPC3250的ROM区域是0x0000~0x4000

// LPC3250的RAM区域是0x80000000 ~ (0x80000000 + 0x40000)
// 注意ROM区域也可以读取
parameter RAM_BASE = 32'h08000000;

不一致,所以仿真结果未能读出,这里的重点是如何写启动文件,可惜只有代码没有详细解释。
 楼主| 发表于 2014-2-21 14:16:50 | 显示全部楼层
**********************************
2000年前的arm7
感觉有些旧,同时也专业
**********************************

http://bbs.eetop.cn/thread-298012-1-1.html
arm7内核的verilog代码,可以综合

09.JPG

使用的arm7目录,刚开始compile all时,有一个不能通过,sign_extend.v 有些小错误, sign_extend.rar (960 Bytes, 下载次数: 9 )

然后,compile selected 就可以了

有很多test bench,初步猜测是模块化的,比较好,

仿真都可以测试的,不过不知道什么意思,帮助文件的重点在于思路,而不是操作。
arm7_core_design.pdf (635.15 KB, 下载次数: 17 )
 楼主| 发表于 2014-2-21 14:46:43 | 显示全部楼层
*******************************
又是arm7
不过是vhdl,而且有点小问题
*****************************

有两个出处,代码一样
http://bbs.eetop.cn/thread-106302-1-2.html
arm7TDMI 的ip核,可综合

http://bbs.eetop.cn/thread-298016-1-4.html
ARM Verilog HDL IP CORE

10.JPG
有三个文件有些问题,感觉问题不大,修改一下应该可以完全编译的。
 楼主| 发表于 2014-2-22 08:19:40 | 显示全部楼层
*******************************
leon2
欧洲的
*****************************
http://bbs.eetop.cn/thread-123538-1-6.html
宇航级微处理器LEON2 2.2 VHDL源代码

11.JPG

modelsim编译都可以通过,但是不能仿真,原因不详,感觉不如另外的关于leon3的博客
12.JPG

地址链接,
http://www.cnblogs.com/surpassal/archive/2012/10/20/LEON3_1.html

13.JPG
leon3自创一派,有自己的开发工具和仿真。
包括相关下载,一个非常详细,感觉不错的入门操作指导。
 楼主| 发表于 2014-2-22 08:40:05 | 显示全部楼层
************************************
simple 初学者的礼物
***********************************


http://bbs.eetop.cn/thread-425108-1-7.html
一个简单的8位处理器完整设计过程及verilog代码
14.JPG

15.JPG

本文介绍一个非常简单的CPU的设计,它仅仅用来教学使用的。我们规定它可以存取的存储器为64byte,其中1byte=8bits。所以这个CPU就有6位的地址线A[5:0],和8位的数据线D[7:0]。
我们仅定义一个通用寄存器AC(8bits寄存器),它仅仅执行4条指令如下:

simplecpu_design.doc (141.5 KB, 下载次数: 17 )
 楼主| 发表于 2014-2-22 08:57:58 | 显示全部楼层
*****************
谁是david harris
他写的MIPS
******************


http://bbs.eetop.cn/thread-95279-1-8.html
David Harris写的一个MIPS 有VHDL和Verilog两个版本

16.JPG

摘录
-- mips.vhd
-- David_Harris@hmc.edu 9/9/03
-- Model of subset of MIPS processor described in Ch 1

是第一章的子集
应该是 《Digital Design and Computer Architecture》第一章的代码
 楼主| 发表于 2014-2-22 09:14:20 | 显示全部楼层
****************************
C8051
不同MC8051
***************************


http://bbs.eetop.cn/thread-320241-1-9.html
C8051(VHDL版) IP 核源码

library C8051_LIB;
   use C8051_LIB.UTILITY.all;

需要使用C8051_LIB
出错,具体原因不知道,可以继续研究。

1999-2001  Evatronix SA  
说明感觉不错,还没看
c8051_spec.pdf (440.41 KB, 下载次数: 9 )
 楼主| 发表于 2014-2-22 10:08:54 | 显示全部楼层
****************************
PIC
***************************

好像没有test bench文件
可以编译

http://bbs.eetop.cn/thread-3776-1-12.html
Microchip PIC16C5x指令集的RISC微控制器的源代码

17.JPG


只是少了看门狗、上电复位等少数与模拟电路相关的功能模块。但是也还是能仿真和综合的,对于初学者很有启迪作用

如果专门学PIC有用,
 楼主| 发表于 2014-2-22 10:18:30 | 显示全部楼层
******************************
含有实验报告的MIPS
***************************


http://bbs.eetop.cn/thread-81968-1-13.html
一个流水线MIPS CPU,流水线深度为5



设计完成后,采用ModelSim SE 6.0d模拟,模拟测试文件为mipstest。模拟结果显示正确的实现了指令流水。模拟数据及模拟波形如下:
省略。。。。

运行modelsim,进入到设计目录,依次键入以下命令:
vlib work
vmap work work
vlog *.v
vsim mipstest
add wave *
run 1000
在波形窗口中,显示如下波形:

19.JPG

初学者不错的资料,完整,而且有报告可以参考
实验报告.doc (1.34 MB, 下载次数: 4 )
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-26 03:43 , Processed in 0.024213 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表