在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 28687|回复: 113

一个简单的8位处理器完整设计过程及verilog代码

[复制链接]
发表于 2013-10-24 23:24:12 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
一个简单的8位处理器完整设计过程及verilog代码,适合初
学ic设计的人用,并含有我个人写的指令执行过程,仅供参

simple.rar

80.38 KB, 下载次数: 1722 , 下载积分: 资产 -2 信元, 下载支出 2 信元

适合初学者

发表于 2013-10-28 10:37:20 | 显示全部楼层
很不错 适合初学者
发表于 2013-10-28 22:07:04 | 显示全部楼层
下来看看,学习,谢谢
发表于 2013-10-29 21:12:44 | 显示全部楼层
看看怎么个情况
发表于 2013-10-30 09:13:55 | 显示全部楼层
很不错
发表于 2013-10-31 18:59:34 | 显示全部楼层
看看期待中
发表于 2013-10-31 21:52:23 | 显示全部楼层
谢谢楼主了,我要精心学习verilog了
发表于 2013-10-31 21:53:18 | 显示全部楼层
谢谢楼主了,下载了安心学习
发表于 2013-11-3 19:22:07 | 显示全部楼层
正在学习中
发表于 2013-11-6 21:23:48 | 显示全部楼层
good,不错
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-27 17:53 , Processed in 0.030201 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表