在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 15627|回复: 23

[讨论] 想请教一下buffer驱动能力的问题

[复制链接]
发表于 2014-2-19 11:20:35 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
小弟最近也算是刚开始接触buffer,当然在电路中使用的也都是最简单的 反相器buffer。
但是对这种反相器buffer的驱动能力不太能理解?

下面是自己的理解,请各位大侠帮忙看看理解的对不对。

在我的电路里,我主要是通过两个反向器级联 使得输出波形的接近方波,然后用来驱动大尺寸MOS管的Gate端。
对于驱动能力的理解:应为MOS管的尺寸很大,所以gate端电容自然很大。这时为了提高反向器buffer的驱动能力,最后一级的反向器
我使用的比较大的W,这样,在反向器的PMOS或者NMOS导通的时候,Ids的电流会增大,这样大尺寸MOS管Gate端
电容的充放电速度就会加快,也可以说这种情况下,反向器buffer的驱动能力增强了。

所以结论是增加反向器的驱动能力 就是增大反向器中PMOS和NMOS管的W size。
初学者,不知道这样的理解是否对。

请各位前辈多多指点,先谢谢大家了
发表于 2014-2-19 16:19:25 | 显示全部楼层
基本上理解是对的,一般来说PMOS是NMOS管W值的2~3倍,但是这个要结合最后的负载情况,功耗,还有占空比来综合考虑
发表于 2014-2-19 16:43:12 | 显示全部楼层
回复 1# liqiangsjtu


    基本理论是对的,当最后一级驱动很大时,自身的输入电容也会很大,所以前一级驱动也得适当增大。
    L基本上是越小越好,不过特殊情况下也要考虑Mismatch.
 楼主| 发表于 2014-2-19 17:56:43 | 显示全部楼层
回复 3# paladinzlp

谢谢大侠解答。请问这个Mismatch如何理解,是PMOS和NMOS的L的mismatch么?
 楼主| 发表于 2014-2-19 17:57:40 | 显示全部楼层
回复 3# paladinzlp


    请问大侠,mismatch 是只L的mismatch么?
 楼主| 发表于 2014-2-19 18:02:19 | 显示全部楼层
回复 2# zzjrtw2


    谢谢大侠解答,大侠也提到功耗的问题。
在同等VDD的情况下,如果是4级反向器级联 第一级为X  第四级49X 中间先不考虑。
那么第四级的功耗相对第一级就大了很多很多。

但是在我的电路中,49X才满足驱动大尺寸功率管的要求。但又希望减小bufer部分的功耗。

这种情况下只能是功耗和驱动能力之间做trade-off么?还是说有其它的buffer可以使用?
发表于 2023-3-15 15:46:01 | 显示全部楼层
学习
发表于 2023-9-12 14:22:35 | 显示全部楼层
学习
发表于 2023-12-27 18:27:20 | 显示全部楼层
看看
发表于 2023-12-28 15:46:54 | 显示全部楼层
学习
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 01:28 , Processed in 0.025246 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表