LVS问题求助(Split Gate Reduction)

b12345tt · 发表于 2014-2-18 22:05:21

回复 6# 785449525

就是7楼说的样子

tuohong · 发表于 2014-2-19 09:35:56

回复 5# b12345tt

楼主，这个我也不是特别清楚，逻辑上看起来是一样的，如果考虑一些高频高速情况，或者说左面两个管子离得特别远等等，可能会有差异。

大江南北 · 发表于 2014-2-20 11:02:03

回复 10# andylau612

是不是calibre的选项和rule里的设置不一致呢？

tuohong · 发表于 2014-2-20 11:12:49

回复 10# andylau612

如果图形界面的话没有设置load，那么可能没有使用command file中的option，而是调用了图形界面默认值。

cst00 · 发表于 2023-1-31 11:53:30

benjude · 发表于 2023-7-7 10:19:52

melody027 · 发表于 2023-9-22 14:50:07

tkstks

kade_kay · 发表于 2023-10-18 14:22:25

andylau612 发表于 2014-2-18 17:07
回复 8# qianjun526

这个证实了嘛

camel1017 · 发表于 2024-1-21 14:33:19

我遇到本案中LVS 可以通过reduce split gates yes 过，但后仿提取LVS时同样的设置,LVS过不了。不知是后仿要求特别严格的原因，无解吗？有知道的朋友请帮我解惑一下。

[讨论] LVS问题求助(Split Gate Reduction)