在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: b12345tt

[讨论] LVS问题求助(Split Gate Reduction)

[复制链接]
 楼主| 发表于 2014-2-18 22:05:21 | 显示全部楼层
回复 6# 785449525


   就是7楼说的样子
发表于 2014-2-19 09:35:56 | 显示全部楼层
回复 5# b12345tt


   楼主,这个我也不是特别清楚,逻辑上看起来是一样的,如果考虑一些高频高速情况,或者说左面两个管子离得特别远等等,可能会有差异。
发表于 2014-2-20 11:02:03 | 显示全部楼层
回复 10# andylau612


    是不是calibre的选项和rule里的设置不一致呢?
发表于 2014-2-20 11:12:49 | 显示全部楼层
回复 10# andylau612


   如果图形界面的话没有设置load,那么可能没有使用command file中的option,而是调用了图形界面默认值。
发表于 2023-1-31 11:53:30 | 显示全部楼层
:)
发表于 2023-7-7 10:19:52 | 显示全部楼层
源漏共用的net线不接也能过lvs? - Layout讨论区 - EETOP 创芯网论坛 (原名:电子顶级开发网) -


老哥,你看我这种版图上源漏共用是需要用金属给连起来吗
发表于 2023-9-22 14:50:07 | 显示全部楼层
tkstks
发表于 2023-10-18 14:22:25 | 显示全部楼层


这个证实了嘛
发表于 2024-1-21 14:33:19 | 显示全部楼层
我遇到本案中LVS 可以通过reduce split gates yes 过,但后仿提取LVS时同样的设置,LVS过不了。不知是后仿要求特别严格的原因,无解吗?有知道的朋友请帮我解惑一下。
发表于 2024-8-27 17:18:31 | 显示全部楼层
请问您这个问题怎么解决的呢,有办法设置LVS REDUCE SPLIT GATES NO 通过检查吗
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-8 17:39 , Processed in 0.027992 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表