源漏共用的net线不接也能过lvs？

benjude

最近遇见很奇怪的问题，源漏是同一net，也不接出去，拉开放没有共用，不连起来也能过lvs。


按照以前的经验，如果挨在一起，金属消失，没有问题，是一个net。关闭吸附功能，让金属露出来，也没问题，是连一起的。

问题就在于把管子分开放之后，是需要用金属连起来才是一根线。不连是过不了lvs。

lvs options我都试了下，没找到原因

大神不吝赐教

李幕白

benjude 发表于 2023-7-7 14:40
谢谢，确实是这样。不过还是想不通的是，版图上显示是两根同net线没接，应该还是得用金属接一起好一点把 ...

线接不接都可以，根据电路的角度，它们都是同电位，没有引出去接其他电位，那么其实没必要接一起，从版图角度来看，接一起反而会多了孔跟连线，使得布局看起来更复杂，没什么“好处”

伤雪

贴个图

李幕白

两个MOS的端口没有金属连接，那这两个MOS不共用的情况下是不是DIFF也连一起了呢？

苛梦一铃

可以贴一张电路图看一下。不过据你描述，我猜测：                                                                                               

（1）两个管子的源漏端本身就是连在一起的；
（2）你合并了以后就是使用DIFF连接完毕的（即使没有金属层也不影响），所以可以过LVS。
（3）但是当你拉开两个管子，此时两个管子的源漏端不产生连接关系；
（4）也就是应该连在一起的源漏端没有连在一起，所以无法通过LVS验证。                          

我是这么理解的，有错还请各位大神指正~~~

benjude

伤雪 发表于 2023-6-29 16:40
贴个图

已贴，谢谢

benjude

李幕白 发表于 2023-6-29 16:50
两个MOS的端口没有金属连接，那这两个MOS不共用的情况下是不是DIFF也连一起了呢？ ...

以贴图，diff连一起，是不是还是应该用金属连起来

benjude

苛梦一铃 发表于 2023-6-29 23:15
可以贴一张电路图看一下。不过据你描述，我猜测：                                                       ...

以贴图

Tgate

calibre lvs option

LVS Reduce Split Gates
Specification statement
Specifies whether to reduce MOS split gates formed as serial-up or serial-down structures into
single gate structures.

伤雪

benjude 发表于 2023-7-6 20:48
已贴，谢谢

你看这个结构    在calibre的文档说明里面这两个结构识别出来一样的，类似于cascode 结构，时间长了，有点忘了，你具体可以去看calibre的文档说明或者把我这个图去问一下电路，他会给你解释

HDZ980104

你这个只有一个器件接地吧    看你两个都有接地？