直接连接OTA到pad，结果会如何？

hyleeinhit

回复  hyleeinhit


    你理解反了，我的意思是N1和P6用ESD rule会引起电流镜的不匹配而严重影响OTA的 ...
hszgl 发表于 2014-1-24 10:56

                               
登录/注册后可看大图

   多谢，你每次的回复都很详细，也设计到具体的设计，多谢回答!

andy2000a

回复 1# hyleeinhit


    如果你是學生自己 layout ..那何不多做幾個版本

1. 一般 OTA  只有 probe   
probe PAD 是下針  不bonding  

2. OTA + Bonding PAD .
3. OTA + buffer + Bonding PAD
至於 ESD leakage , 會打 esd ?? 一般打 esd 後漏 > 1ua 都判是 esd fail . 如果跟本不會去 ESD .
另外為何電流設計如此小??

mos mirror simulation 0.5ua ok , chip 是OK . 但是 如果你做到  0.1ua .. 心得是 current mirror 會 fail 很高
  你跟本模擬不出來, 除非你加入 monte carlon 去調不同 mos Vth . simulation 本來就是一樣 device model .
a mos 跟 b mos 在 model 上是一樣 Vth ,但實際 LAYOUT 上和 process 後是有差.

如果你是 高壓 mos 30~40v mos ..MIRROR 電流小於 1ua 內都會有很高風險 .
.光 start up 都可能起不來.  這些模擬都看不到.

hszgl

回复 26# tmdyumf


    呵呵，希望我说的你能看的进去。

wswy

hszgl一定是位工作多年的模拟设计高手啊，考虑的都是对精度很重要的细节，看来是做高精度设计的，而且对各种书籍都了如指掌，每次都让别人去看各种书籍，佩服佩服。

hyleeinhit

回复  hyleeinhit


    如果你是學生自己 layout ..那何不多做幾個版本

1. 一般 OTA  只有 probe   ...
andy2000a 发表于 2014-1-25 09:38

                               
登录/注册后可看大图

你人可能在港台吧，句法给我们的不太一样，有些妨碍理解。不过你提到了probe pad，开拓了我的思路，我之前不知道芯片还可以这样测试。
你关于1uA的一段话，可能是说1uA的漏电流就表明pad偏压很高或者过低，ESD二极管导通了。

你关于0.1uA的一段话就不太明白了。可能是说仿真结果current mirror是0.5uA，tape out之后可能就是0.1uA了？

hyleeinhit

hszgl一定是位工作多年的模拟设计高手啊，考虑的都是对精度很重要的细节，看来是做高精度设计的，而且对各种 ...
wswy 发表于 2014-1-25 19:06

                               
登录/注册后可看大图

   同仰望。

tmdyumf

回复 33# hszgl


    你所推荐的书很多年前已经看过。估计你也没有做过类似的ESD check，也没有专门的ESD designer帮你check。

semico_ljj

回复 32# andy2000a

xiangjin详尽

semico_ljj

回复 29# hyleeinhit

nicer

grusher

回复 8# hyleeinhit

既然是pad总得接示波器测吧，考虑一下探头电容。