直接连接OTA到pad，结果会如何？

tmdyumf

回复 19# hyleeinhit


    PAD必须(针对量产)加ESD，并且P6和N1用ESD rule去layout。

hszgl

回复 15# tmdyumf


    你用ESD RULE画这两个管子，那么如何保证它们与N0，P5的对称性？ESD rule定义的结构是为了耐压，而且ESD管是PN结反偏，而这两个管子工作在饱和区，保护作用一样么？此外，N1和P6的放电通路在哪里？泄放电荷依然会通过N3和P4，一样存在ESD问题。
    即使这样对防止管子被打坏有一定帮助，但是OTA先失效了，岂不是“捡了芝麻，丢了西瓜”？

hszgl

   

回复  hyleeinhit


    PAD必须(针对量产)加ESD，并且P6和N1用ESD rule去layout。
tmdyumf 发表于 2014-1-24 08:41

                               
登录/注册后可看大图

    您对ESD和Layout的理解还需要再加强一下。建议阅读《模拟版图的艺术》

hszgl

回复 19# hyleeinhit


    你理解反了，我的意思是N1和P6用ESD rule会引起电流镜的不匹配而严重影响OTA的性能，不可取。

    如andy兄所言，ESD结构是为瞬间泄放的电荷构造一个通路，让这些电荷从别的地方流出去，而不让其流经core circuit。

    我的意见是量产的话ESD结构必须加。另外这个结构不仅仅只有二极管或二极管接法的MOS，一般还有一个100欧姆左右的电阻，用于隔离大电流。

    此外，从放电通路上看，ESD电流不仅会流经N1、P6，还会流经N3、P4，这样看的话仅修改N1，P6无济于事。
    要不整个OTA的cascode 都用ESD rule。但我从来没听说过要这么用。

mouseyyh

对于ESD， OUT的PMOS和NMOS都要接上ESD电阻才保险的

tmdyumf

回复 23# hszgl


    哎，就到这里吧，不想再说下去了。

    2级ESD保护做不做，随你自己了。

andy2000a

回复 20# hyleeinhit


    還有 PACKAGE 後
引腳間 parastic Cap

bonding wire 本來就是線只是 電感...但電容是IC PACKAGE

semico_ljj

nicer

hyleeinhit

   

回复  hyleeinhit


    還有 PACKAGE 後
引腳間 parastic Cap

bonding wire 本來就是線只是 電感 ...
andy2000a 发表于 2014-1-24 19:54

                               
登录/注册后可看大图

你这样点了一下，我明白了。所以寄生电容应该从package上算。一般package外壳跟地(substrate)接一起。 那么寄生电容包括bonding wire, PAD与package外壳的电容，这部分比较大。
找到了一些资料
这个link
http://e2e.ti.com/support/amplifiers/high_speed_amplifiers/f/10/t/154379.aspx
提到package 总寄生电容2pF~6pF。
这个link
http://www.analog.com/library/analogdialogue/anniversary/21.html
提到bonding wire之间电容0.2pF~0.6pF。
这个link
http://www.intel.com/content/dam/www/public/us/en/documents/packaging-databooks/packaging-chapter-04-databook.pdf
里table4-6 到4-12 也给出了一些pakage寄生电容参数

hyleeinhit

   

回复  hyleeinhit


    PAD必须(针对量产)加ESD，并且P6和N1用ESD rule去layout。
tmdyumf 发表于 2014-1-24 08:41

                               
登录/注册后可看大图

多谢说明，我现在对于没有ESD保护的pad的使用心里有些底了：是可以用的。