设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 基于Verilog HDL的通信系统设计（比较全） ...

1 2 3 4 567 8 9 / 9 页下一页

返回列表发新帖

楼主: lijuanwei

[资料] 基于Verilog HDL的通信系统设计（比较全）

发表于 2014-11-19 14:21:24 | 显示全部楼层

什么东西

回复支持反对

使用道具举报

发表于 2015-12-14 21:45:51 | 显示全部楼层

回复 1# lijuanwei

好好，下载看看！

回复支持反对

使用道具举报

发表于 2015-12-26 13:01:59 | 显示全部楼层

thanks

回复支持反对

使用道具举报

发表于 2015-12-26 14:36:11 | 显示全部楼层

谢谢分析

回复支持反对

使用道具举报

发表于 2015-12-26 15:43:42 | 显示全部楼层

谢谢分析

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2015-12-26 16:29:18 | 显示全部楼层

回复 1# lijuanwei

回复看看看看

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2015-12-26 23:33:53 | 显示全部楼层

现在做通信方面的东西谢谢

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2016-2-3 13:34:34 | 显示全部楼层

谢谢分析

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2016-2-3 14:00:23 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2016-2-7 15:28:19 | 显示全部楼层

不错，不来看看

回复支持反对

使用道具举报

1 2 3 4 567 8 9 / 9 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-26 07:17 , Processed in 0.016859 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表