马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
本帖最后由 gracesky 于 2014-1-11 08:32 编辑
用TSMC65nm设计的Ring Oscillator (加了一级buffer), simulation (pre-layout) 时的频率为1.6GHz, 但是post-layout simulation 频率不降低反而增加了(大概增加了2.5倍,4GHz左右) DRC clean, LVS match, PEX setup 都没问题,会是什么原因呢? 请高手建议! 多谢!
下图为schematic,第一级为buffer (inverted inverter) 为了增加延时。
Ring Oscillator with one buffer stage
|